llvm/test/CodeGen/X86/combine-add-ssat.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc < %s -mtriple=x86_64-unknown-unknown -mattr=+sse2 | FileCheck %s --check-prefixes=CHECK,SSE
   3 ; RUN: llc < %s -mtriple=x86_64-unknown-unknown -mattr=+sse4.1 | FileCheck %s --check-prefixes=CHECK,SSE
   4 ; RUN: llc < %s -mtriple=x86_64-unknown-unknown -mattr=+sse4.2 | FileCheck %s --check-prefixes=CHECK,SSE
   5 ; RUN: llc < %s -mtriple=x86_64-unknown-unknown -mattr=+avx | FileCheck %s --check-prefixes=CHECK,AVX
   6 ; RUN: llc < %s -mtriple=x86_64-unknown-unknown -mattr=+avx2 | FileCheck %s --check-prefixes=CHECK,AVX
   7 ; RUN: llc < %s -mtriple=x86_64-unknown-unknown -mattr=+avx512f | FileCheck %s --check-prefixes=CHECK,AVX
   8 ; RUN: llc < %s -mtriple=x86_64-unknown-unknown -mattr=+avx512bw | FileCheck %s --check-prefixes=CHECK,AVX
   9
  10 declare  i32 @llvm.sadd.sat.i32  (i32, i32)
  11 declare  i64 @llvm.sadd.sat.i64  (i64, i64)
  12 declare  <8 x i16> @llvm.sadd.sat.v8i16(<8 x i16>, <8 x i16>)
  13
  14 ; fold (sadd_sat x, undef) -> -1
  15 define i32 @combine_undef_i32(i32 %a0) {
  16 ; CHECK-LABEL: combine_undef_i32:
  17 ; CHECK:       # %bb.0:
  18 ; CHECK-NEXT:    movl $-1, %eax
  19 ; CHECK-NEXT:    retq
  20   %res = call i32 @llvm.sadd.sat.i32(i32 %a0, i32 undef)
  21   ret i32 %res
  22 }
  23
  24 define <8 x i16> @combine_undef_v8i16(<8 x i16> %a0) {
  25 ; SSE-LABEL: combine_undef_v8i16:
  26 ; SSE:       # %bb.0:
  27 ; SSE-NEXT:    pcmpeqd %xmm0, %xmm0
  28 ; SSE-NEXT:    retq
  29 ;
  30 ; AVX-LABEL: combine_undef_v8i16:
  31 ; AVX:       # %bb.0:
  32 ; AVX-NEXT:    vpcmpeqd %xmm0, %xmm0, %xmm0
  33 ; AVX-NEXT:    retq
  34   %res = call <8 x i16> @llvm.sadd.sat.v8i16(<8 x i16> undef, <8 x i16> %a0)
  35   ret <8 x i16> %res
  36 }
  37
  38 ; fold (sadd_sat c1, c2) -> c3
  39 define i32 @combine_constfold_i32() {
  40 ; CHECK-LABEL: combine_constfold_i32:
  41 ; CHECK:       # %bb.0:
  42 ; CHECK-NEXT:    movl $2147483647, %eax # imm = 0x7FFFFFFF
  43 ; CHECK-NEXT:    retq
  44   %res = call i32 @llvm.sadd.sat.i32(i32 2147483647, i32 100)
  45   ret i32 %res
  46 }
  47
  48 define <8 x i16> @combine_constfold_v8i16() {
  49 ; SSE-LABEL: combine_constfold_v8i16:
  50 ; SSE:       # %bb.0:
  51 ; SSE-NEXT:    movaps {{.*#+}} xmm0 = [1,0,256,65534,0,65280,32768,0]
  52 ; SSE-NEXT:    retq
  53 ;
  54 ; AVX-LABEL: combine_constfold_v8i16:
  55 ; AVX:       # %bb.0:
  56 ; AVX-NEXT:    vmovaps {{.*#+}} xmm0 = [1,0,256,65534,0,65280,32768,0]
  57 ; AVX-NEXT:    retq
  58   %res = call <8 x i16> @llvm.sadd.sat.v8i16(<8 x i16> <i16 0, i16 1, i16 255, i16 65535, i16 -1, i16 -255, i16 -32760, i16 1>, <8 x i16> <i16 1, i16 65535, i16 1, i16 65535, i16 1, i16 65535, i16 -10, i16 65535>)
  59   ret <8 x i16> %res
  60 }
  61
  62 define <8 x i16> @combine_constfold_undef_v8i16() {
  63 ; SSE-LABEL: combine_constfold_undef_v8i16:
  64 ; SSE:       # %bb.0:
  65 ; SSE-NEXT:    movaps {{.*#+}} xmm0 = [65535,65535,65535,65534,0,65280,32768,0]
  66 ; SSE-NEXT:    retq
  67 ;
  68 ; AVX-LABEL: combine_constfold_undef_v8i16:
  69 ; AVX:       # %bb.0:
  70 ; AVX-NEXT:    vmovaps {{.*#+}} xmm0 = [65535,65535,65535,65534,0,65280,32768,0]
  71 ; AVX-NEXT:    retq
  72   %res = call <8 x i16> @llvm.sadd.sat.v8i16(<8 x i16> <i16 undef, i16 1, i16 undef, i16 65535, i16 -1, i16 -255, i16 -32760, i16 1>, <8 x i16> <i16 1, i16 undef, i16 undef, i16 65535, i16 1, i16 65535, i16 -10, i16 65535>)
  73   ret <8 x i16> %res
  74 }
  75
  76 ; fold (sadd_sat c, x) -> (sadd_sat x, c)
  77 define i32 @combine_constant_i32(i32 %a0) {
  78 ; CHECK-LABEL: combine_constant_i32:
  79 ; CHECK:       # %bb.0:
  80 ; CHECK-NEXT:    # kill: def $edi killed $edi def $rdi
  81 ; CHECK-NEXT:    leal 1(%rdi), %eax
  82 ; CHECK-NEXT:    sarl $31, %eax
  83 ; CHECK-NEXT:    addl $-2147483648, %eax # imm = 0x80000000
  84 ; CHECK-NEXT:    incl %edi
  85 ; CHECK-NEXT:    cmovnol %edi, %eax
  86 ; CHECK-NEXT:    retq
  87   %res = call i32 @llvm.sadd.sat.i32(i32 1, i32 %a0)
  88   ret i32 %res
  89 }
  90
  91 define <8 x i16> @combine_constant_v8i16(<8 x i16> %a0) {
  92 ; SSE-LABEL: combine_constant_v8i16:
  93 ; SSE:       # %bb.0:
  94 ; SSE-NEXT:    paddsw {{\.?LCPI[0-9]+_[0-9]+}}(%rip), %xmm0
  95 ; SSE-NEXT:    retq
  96 ;
  97 ; AVX-LABEL: combine_constant_v8i16:
  98 ; AVX:       # %bb.0:
  99 ; AVX-NEXT:    vpaddsw {{\.?LCPI[0-9]+_[0-9]+}}(%rip), %xmm0, %xmm0
 100 ; AVX-NEXT:    retq
 101   %res = call <8 x i16> @llvm.sadd.sat.v8i16(<8 x i16> <i16 1, i16 1, i16 1, i16 1, i16 1, i16 1, i16 1, i16 1>, <8 x i16> %a0)
 102   ret <8 x i16> %res
 103 }
 104
 105 ; fold (sadd_sat c, 0) -> x
 106 define i32 @combine_zero_i32(i32 %a0) {
 107 ; CHECK-LABEL: combine_zero_i32:
 108 ; CHECK:       # %bb.0:
 109 ; CHECK-NEXT:    movl %edi, %eax
 110 ; CHECK-NEXT:    retq
 111   %1 = call i32 @llvm.sadd.sat.i32(i32 %a0, i32 0)
 112   ret i32 %1
 113 }
 114
 115 define <8 x i16> @combine_zero_v8i16(<8 x i16> %a0) {
 116 ; CHECK-LABEL: combine_zero_v8i16:
 117 ; CHECK:       # %bb.0:
 118 ; CHECK-NEXT:    retq
 119   %1 = call <8 x i16> @llvm.sadd.sat.v8i16(<8 x i16> %a0, <8 x i16> zeroinitializer)
 120   ret <8 x i16> %1
 121 }
 122
 123 ; fold (sadd_sat x, y) -> (add x, y) iff no overflow
 124 define i32 @combine_no_overflow_i32(i32 %a0, i32 %a1) {
 125 ; CHECK-LABEL: combine_no_overflow_i32:
 126 ; CHECK:       # %bb.0:
 127 ; CHECK-NEXT:    # kill: def $esi killed $esi def $rsi
 128 ; CHECK-NEXT:    # kill: def $edi killed $edi def $rdi
 129 ; CHECK-NEXT:    sarl $16, %edi
 130 ; CHECK-NEXT:    shrl $16, %esi
 131 ; CHECK-NEXT:    leal (%rdi,%rsi), %eax
 132 ; CHECK-NEXT:    sarl $31, %eax
 133 ; CHECK-NEXT:    addl $-2147483648, %eax # imm = 0x80000000
 134 ; CHECK-NEXT:    addl %edi, %esi
 135 ; CHECK-NEXT:    cmovnol %esi, %eax
 136 ; CHECK-NEXT:    retq
 137   %1 = ashr i32 %a0, 16
 138   %2 = lshr i32 %a1, 16
 139   %3 = call i32 @llvm.sadd.sat.i32(i32 %1, i32 %2)
 140   ret i32 %3
 141 }
 142
 143 define <8 x i16> @combine_no_overflow_v8i16(<8 x i16> %a0, <8 x i16> %a1) {
 144 ; SSE-LABEL: combine_no_overflow_v8i16:
 145 ; SSE:       # %bb.0:
 146 ; SSE-NEXT:    psraw $10, %xmm0
 147 ; SSE-NEXT:    psrlw $10, %xmm1
 148 ; SSE-NEXT:    paddsw %xmm1, %xmm0
 149 ; SSE-NEXT:    retq
 150 ;
 151 ; AVX-LABEL: combine_no_overflow_v8i16:
 152 ; AVX:       # %bb.0:
 153 ; AVX-NEXT:    vpsraw $10, %xmm0, %xmm0
 154 ; AVX-NEXT:    vpsrlw $10, %xmm1, %xmm1
 155 ; AVX-NEXT:    vpaddsw %xmm1, %xmm0, %xmm0
 156 ; AVX-NEXT:    retq
 157   %1 = ashr <8 x i16> %a0, <i16 10, i16 10, i16 10, i16 10, i16 10, i16 10, i16 10, i16 10>
 158   %2 = lshr <8 x i16> %a1, <i16 10, i16 10, i16 10, i16 10, i16 10, i16 10, i16 10, i16 10>
 159   %3 = call <8 x i16> @llvm.sadd.sat.v8i16(<8 x i16> %1, <8 x i16> %2)
 160   ret <8 x i16> %3
 161 }
 162
 163 ; fold (sadd_sat (shuffle x, u, m), (shuffle y, u, m)) -> (shuffle (sadd_sat x, y), u, m)
 164 define <8 x i16> @combine_shuffle_shuffle_v8i16(<8 x i16> %x0, <8 x i16> %y0) {
 165 ; SSE-LABEL: combine_shuffle_shuffle_v8i16:
 166 ; SSE:       # %bb.0:
 167 ; SSE-NEXT:    paddsw %xmm1, %xmm0
 168 ; SSE-NEXT:    pshuflw {{.*#+}} xmm0 = xmm0[3,2,1,0,4,5,6,7]
 169 ; SSE-NEXT:    retq
 170 ;
 171 ; AVX-LABEL: combine_shuffle_shuffle_v8i16:
 172 ; AVX:       # %bb.0:
 173 ; AVX-NEXT:    vpaddsw %xmm1, %xmm0, %xmm0
 174 ; AVX-NEXT:    vpshuflw {{.*#+}} xmm0 = xmm0[3,2,1,0,4,5,6,7]
 175 ; AVX-NEXT:    retq
 176   %x1= shufflevector <8 x i16> %x0, <8 x i16> poison, <8 x i32> <i32 3, i32 2, i32 1, i32 0, i32 4, i32 5, i32 6, i32 7>
 177   %y1 = shufflevector <8 x i16> %y0, <8 x i16> poison, <8 x i32> <i32 3, i32 2, i32 1, i32 0, i32 4, i32 5, i32 6, i32 7>
 178   %res = tail call <8 x i16> @llvm.sadd.sat.v8i16(<8 x i16> %x1, <8 x i16> %y1)
 179   ret <8 x i16> %res
 180 }