[Clang/AMDGPU] Zero sized arrays not allowed in HIP device code. (#113470)
[llvm-project.git] / llvm / test / Bitcode / amdgcn-alignbit.ll
blobc9215bef4449781c158464f895de8b3d59f8ddf1
1 ; RUN: llvm-as < %s | llvm-dis | FileCheck %s
3 define i32 @user(i32 %a, i32 %b, i32 %c) {
4   ; CHECK: %call = call i32 @llvm.fshr.i32(i32 %a, i32 %b, i32 %c)
5   ; CHECK-NOT: amdgcn.alignbit
6   %call = call i32 @llvm.amdgcn.alignbit(i32 %a, i32 %b, i32 %c)
7   ret i32 %call
10 declare i32 @llvm.amdgcn.alignbit(i32, i32, i32)
11 ; CHECK: declare i32 @llvm.fshr.i32(i32, i32, i32) #0
12 ; CHECK-NOT: amdgcn.alignbit