[RISCV] Match vcompress during shuffle lowering (#117748)
[llvm-project.git] / llvm / test / CodeGen / AArch64 / GlobalISel / irtranslator-convert-fp16-intrinsics.ll
blob065a3d8e4dd25e3c00dd3e40f19c354dbecd88aa
1 ; NOTE: Assertions have been autogenerated by utils/update_mir_test_checks.py
2 ; RUN: llc -mtriple=aarch64-- -mcpu=falkor -mattr=+lse -O0 -aarch64-enable-atomic-cfg-tidy=0 -stop-after=irtranslator -global-isel -verify-machineinstrs %s -o - | FileCheck %s
4 define i16 @convert_to_fp16(float %src) {
5   ; CHECK-LABEL: name: convert_to_fp16
6   ; CHECK: bb.1 (%ir-block.0):
7   ; CHECK:   liveins: $s0
8   ; CHECK:   [[COPY:%[0-9]+]]:_(s32) = COPY $s0
9   ; CHECK:   [[FPTRUNC:%[0-9]+]]:_(s16) = G_FPTRUNC [[COPY]](s32)
10   ; CHECK:   [[ANYEXT:%[0-9]+]]:_(s32) = G_ANYEXT [[FPTRUNC]](s16)
11   ; CHECK:   $w0 = COPY [[ANYEXT]](s32)
12   ; CHECK:   RET_ReallyLR implicit $w0
13   %cvt = call i16 @llvm.convert.to.fp16.f32(float %src)
14   ret i16 %cvt
17 define float @convert_from_fp16(i16 %src) {
18   ; CHECK-LABEL: name: convert_from_fp16
19   ; CHECK: bb.1 (%ir-block.0):
20   ; CHECK:   liveins: $w0
21   ; CHECK:   [[COPY:%[0-9]+]]:_(s32) = COPY $w0
22   ; CHECK:   [[TRUNC:%[0-9]+]]:_(s16) = G_TRUNC [[COPY]](s32)
23   ; CHECK:   [[FPEXT:%[0-9]+]]:_(s32) = G_FPEXT [[TRUNC]](s16)
24   ; CHECK:   $s0 = COPY [[FPEXT]](s32)
25   ; CHECK:   RET_ReallyLR implicit $s0
26   %cvt = call float @llvm.convert.from.fp16.f32(i16 %src)
27   ret float %cvt
30 declare i16 @llvm.convert.to.fp16.f32(float) nounwind readnone
31 declare float @llvm.convert.from.fp16.f32(i16) nounwind readnone