llvm/test/CodeGen/AArch64/arm64-neon-aba-abd.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc -mtriple=arm64-none-linux-gnu -mattr=+neon < %s | FileCheck %s
   3
   4 declare <8 x i8> @llvm.aarch64.neon.uabd.v8i8(<8 x i8>, <8 x i8>)
   5 declare <8 x i8> @llvm.aarch64.neon.sabd.v8i8(<8 x i8>, <8 x i8>)
   6
   7 define <8 x i8> @test_uabd_v8i8(<8 x i8> %lhs, <8 x i8> %rhs) {
   8 ; CHECK-LABEL: test_uabd_v8i8:
   9 ; CHECK:       // %bb.0:
  10 ; CHECK-NEXT:    uabd v0.8b, v0.8b, v1.8b
  11 ; CHECK-NEXT:    ret
  12   %abd = call <8 x i8> @llvm.aarch64.neon.uabd.v8i8(<8 x i8> %lhs, <8 x i8> %rhs)
  13   ret <8 x i8> %abd
  14 }
  15
  16 define <8 x i8> @test_uaba_v8i8(<8 x i8> %lhs, <8 x i8> %rhs) {
  17 ; CHECK-LABEL: test_uaba_v8i8:
  18 ; CHECK:       // %bb.0:
  19 ; CHECK-NEXT:    uaba v0.8b, v0.8b, v1.8b
  20 ; CHECK-NEXT:    ret
  21   %abd = call <8 x i8> @llvm.aarch64.neon.uabd.v8i8(<8 x i8> %lhs, <8 x i8> %rhs)
  22   %aba = add <8 x i8> %lhs, %abd
  23   ret <8 x i8> %aba
  24 }
  25
  26 define <8 x i8> @test_sabd_v8i8(<8 x i8> %lhs, <8 x i8> %rhs) {
  27 ; CHECK-LABEL: test_sabd_v8i8:
  28 ; CHECK:       // %bb.0:
  29 ; CHECK-NEXT:    sabd v0.8b, v0.8b, v1.8b
  30 ; CHECK-NEXT:    ret
  31   %abd = call <8 x i8> @llvm.aarch64.neon.sabd.v8i8(<8 x i8> %lhs, <8 x i8> %rhs)
  32   ret <8 x i8> %abd
  33 }
  34
  35 define <8 x i8> @test_saba_v8i8(<8 x i8> %lhs, <8 x i8> %rhs) {
  36 ; CHECK-LABEL: test_saba_v8i8:
  37 ; CHECK:       // %bb.0:
  38 ; CHECK-NEXT:    saba v0.8b, v0.8b, v1.8b
  39 ; CHECK-NEXT:    ret
  40   %abd = call <8 x i8> @llvm.aarch64.neon.sabd.v8i8(<8 x i8> %lhs, <8 x i8> %rhs)
  41   %aba = add <8 x i8> %lhs, %abd
  42   ret <8 x i8> %aba
  43 }
  44
  45 declare <16 x i8> @llvm.aarch64.neon.uabd.v16i8(<16 x i8>, <16 x i8>)
  46 declare <16 x i8> @llvm.aarch64.neon.sabd.v16i8(<16 x i8>, <16 x i8>)
  47
  48 define <16 x i8> @test_uabd_v16i8(<16 x i8> %lhs, <16 x i8> %rhs) {
  49 ; CHECK-LABEL: test_uabd_v16i8:
  50 ; CHECK:       // %bb.0:
  51 ; CHECK-NEXT:    uabd v0.16b, v0.16b, v1.16b
  52 ; CHECK-NEXT:    ret
  53   %abd = call <16 x i8> @llvm.aarch64.neon.uabd.v16i8(<16 x i8> %lhs, <16 x i8> %rhs)
  54   ret <16 x i8> %abd
  55 }
  56
  57 define <16 x i8> @test_uaba_v16i8(<16 x i8> %lhs, <16 x i8> %rhs) {
  58 ; CHECK-LABEL: test_uaba_v16i8:
  59 ; CHECK:       // %bb.0:
  60 ; CHECK-NEXT:    uaba v0.16b, v0.16b, v1.16b
  61 ; CHECK-NEXT:    ret
  62   %abd = call <16 x i8> @llvm.aarch64.neon.uabd.v16i8(<16 x i8> %lhs, <16 x i8> %rhs)
  63   %aba = add <16 x i8> %lhs, %abd
  64   ret <16 x i8> %aba
  65 }
  66
  67 define <16 x i8> @test_sabd_v16i8(<16 x i8> %lhs, <16 x i8> %rhs) {
  68 ; CHECK-LABEL: test_sabd_v16i8:
  69 ; CHECK:       // %bb.0:
  70 ; CHECK-NEXT:    sabd v0.16b, v0.16b, v1.16b
  71 ; CHECK-NEXT:    ret
  72   %abd = call <16 x i8> @llvm.aarch64.neon.sabd.v16i8(<16 x i8> %lhs, <16 x i8> %rhs)
  73   ret <16 x i8> %abd
  74 }
  75
  76 define <16 x i8> @test_saba_v16i8(<16 x i8> %lhs, <16 x i8> %rhs) {
  77 ; CHECK-LABEL: test_saba_v16i8:
  78 ; CHECK:       // %bb.0:
  79 ; CHECK-NEXT:    saba v0.16b, v0.16b, v1.16b
  80 ; CHECK-NEXT:    ret
  81   %abd = call <16 x i8> @llvm.aarch64.neon.sabd.v16i8(<16 x i8> %lhs, <16 x i8> %rhs)
  82   %aba = add <16 x i8> %lhs, %abd
  83   ret <16 x i8> %aba
  84 }
  85
  86 declare <4 x i16> @llvm.aarch64.neon.uabd.v4i16(<4 x i16>, <4 x i16>)
  87 declare <4 x i16> @llvm.aarch64.neon.sabd.v4i16(<4 x i16>, <4 x i16>)
  88
  89 define <4 x i16> @test_uabd_v4i16(<4 x i16> %lhs, <4 x i16> %rhs) {
  90 ; CHECK-LABEL: test_uabd_v4i16:
  91 ; CHECK:       // %bb.0:
  92 ; CHECK-NEXT:    uabd v0.4h, v0.4h, v1.4h
  93 ; CHECK-NEXT:    ret
  94   %abd = call <4 x i16> @llvm.aarch64.neon.uabd.v4i16(<4 x i16> %lhs, <4 x i16> %rhs)
  95   ret <4 x i16> %abd
  96 }
  97
  98 define <4 x i16> @test_uaba_v4i16(<4 x i16> %lhs, <4 x i16> %rhs) {
  99 ; CHECK-LABEL: test_uaba_v4i16:
 100 ; CHECK:       // %bb.0:
 101 ; CHECK-NEXT:    uaba v0.4h, v0.4h, v1.4h
 102 ; CHECK-NEXT:    ret
 103   %abd = call <4 x i16> @llvm.aarch64.neon.uabd.v4i16(<4 x i16> %lhs, <4 x i16> %rhs)
 104   %aba = add <4 x i16> %lhs, %abd
 105   ret <4 x i16> %aba
 106 }
 107
 108 define <4 x i16> @test_sabd_v4i16(<4 x i16> %lhs, <4 x i16> %rhs) {
 109 ; CHECK-LABEL: test_sabd_v4i16:
 110 ; CHECK:       // %bb.0:
 111 ; CHECK-NEXT:    sabd v0.4h, v0.4h, v1.4h
 112 ; CHECK-NEXT:    ret
 113   %abd = call <4 x i16> @llvm.aarch64.neon.sabd.v4i16(<4 x i16> %lhs, <4 x i16> %rhs)
 114   ret <4 x i16> %abd
 115 }
 116
 117 define <4 x i16> @test_saba_v4i16(<4 x i16> %lhs, <4 x i16> %rhs) {
 118 ; CHECK-LABEL: test_saba_v4i16:
 119 ; CHECK:       // %bb.0:
 120 ; CHECK-NEXT:    saba v0.4h, v0.4h, v1.4h
 121 ; CHECK-NEXT:    ret
 122   %abd = call <4 x i16> @llvm.aarch64.neon.sabd.v4i16(<4 x i16> %lhs, <4 x i16> %rhs)
 123   %aba = add <4 x i16> %lhs, %abd
 124   ret <4 x i16> %aba
 125 }
 126
 127 declare <8 x i16> @llvm.aarch64.neon.uabd.v8i16(<8 x i16>, <8 x i16>)
 128 declare <8 x i16> @llvm.aarch64.neon.sabd.v8i16(<8 x i16>, <8 x i16>)
 129
 130 define <8 x i16> @test_uabd_v8i16(<8 x i16> %lhs, <8 x i16> %rhs) {
 131 ; CHECK-LABEL: test_uabd_v8i16:
 132 ; CHECK:       // %bb.0:
 133 ; CHECK-NEXT:    uabd v0.8h, v0.8h, v1.8h
 134 ; CHECK-NEXT:    ret
 135   %abd = call <8 x i16> @llvm.aarch64.neon.uabd.v8i16(<8 x i16> %lhs, <8 x i16> %rhs)
 136   ret <8 x i16> %abd
 137 }
 138
 139 define <8 x i16> @test_uaba_v8i16(<8 x i16> %lhs, <8 x i16> %rhs) {
 140 ; CHECK-LABEL: test_uaba_v8i16:
 141 ; CHECK:       // %bb.0:
 142 ; CHECK-NEXT:    uaba v0.8h, v0.8h, v1.8h
 143 ; CHECK-NEXT:    ret
 144   %abd = call <8 x i16> @llvm.aarch64.neon.uabd.v8i16(<8 x i16> %lhs, <8 x i16> %rhs)
 145   %aba = add <8 x i16> %lhs, %abd
 146   ret <8 x i16> %aba
 147 }
 148
 149 define <8 x i16> @test_sabd_v8i16(<8 x i16> %lhs, <8 x i16> %rhs) {
 150 ; CHECK-LABEL: test_sabd_v8i16:
 151 ; CHECK:       // %bb.0:
 152 ; CHECK-NEXT:    sabd v0.8h, v0.8h, v1.8h
 153 ; CHECK-NEXT:    ret
 154   %abd = call <8 x i16> @llvm.aarch64.neon.sabd.v8i16(<8 x i16> %lhs, <8 x i16> %rhs)
 155   ret <8 x i16> %abd
 156 }
 157
 158 define <8 x i16> @test_saba_v8i16(<8 x i16> %lhs, <8 x i16> %rhs) {
 159 ; CHECK-LABEL: test_saba_v8i16:
 160 ; CHECK:       // %bb.0:
 161 ; CHECK-NEXT:    saba v0.8h, v0.8h, v1.8h
 162 ; CHECK-NEXT:    ret
 163   %abd = call <8 x i16> @llvm.aarch64.neon.sabd.v8i16(<8 x i16> %lhs, <8 x i16> %rhs)
 164   %aba = add <8 x i16> %lhs, %abd
 165   ret <8 x i16> %aba
 166 }
 167
 168 declare <2 x i32> @llvm.aarch64.neon.uabd.v2i32(<2 x i32>, <2 x i32>)
 169 declare <2 x i32> @llvm.aarch64.neon.sabd.v2i32(<2 x i32>, <2 x i32>)
 170
 171 define <2 x i32> @test_uabd_v2i32(<2 x i32> %lhs, <2 x i32> %rhs) {
 172 ; CHECK-LABEL: test_uabd_v2i32:
 173 ; CHECK:       // %bb.0:
 174 ; CHECK-NEXT:    uabd v0.2s, v0.2s, v1.2s
 175 ; CHECK-NEXT:    ret
 176   %abd = call <2 x i32> @llvm.aarch64.neon.uabd.v2i32(<2 x i32> %lhs, <2 x i32> %rhs)
 177   ret <2 x i32> %abd
 178 }
 179
 180 define <2 x i32> @test_uaba_v2i32(<2 x i32> %lhs, <2 x i32> %rhs) {
 181 ; CHECK-LABEL: test_uaba_v2i32:
 182 ; CHECK:       // %bb.0:
 183 ; CHECK-NEXT:    uaba v0.2s, v0.2s, v1.2s
 184 ; CHECK-NEXT:    ret
 185   %abd = call <2 x i32> @llvm.aarch64.neon.uabd.v2i32(<2 x i32> %lhs, <2 x i32> %rhs)
 186   %aba = add <2 x i32> %lhs, %abd
 187   ret <2 x i32> %aba
 188 }
 189
 190 define <2 x i32> @test_sabd_v2i32(<2 x i32> %lhs, <2 x i32> %rhs) {
 191 ; CHECK-LABEL: test_sabd_v2i32:
 192 ; CHECK:       // %bb.0:
 193 ; CHECK-NEXT:    sabd v0.2s, v0.2s, v1.2s
 194 ; CHECK-NEXT:    ret
 195   %abd = call <2 x i32> @llvm.aarch64.neon.sabd.v2i32(<2 x i32> %lhs, <2 x i32> %rhs)
 196   ret <2 x i32> %abd
 197 }
 198
 199 define <2 x i32> @test_sabd_v2i32_const() {
 200 ; CHECK-LABEL: test_sabd_v2i32_const:
 201 ; CHECK:       // %bb.0:
 202 ; CHECK-NEXT:    adrp x8, .LCPI19_0
 203 ; CHECK-NEXT:    ldr d0, [x8, :lo12:.LCPI19_0]
 204 ; CHECK-NEXT:    ret
 205   %1 = tail call <2 x i32> @llvm.aarch64.neon.sabd.v2i32(
 206     <2 x i32> <i32 -2147483648, i32 2147450880>,
 207     <2 x i32> <i32 -65536, i32 65535>)
 208   ret <2 x i32> %1
 209 }
 210
 211 define <2 x i32> @test_saba_v2i32(<2 x i32> %lhs, <2 x i32> %rhs) {
 212 ; CHECK-LABEL: test_saba_v2i32:
 213 ; CHECK:       // %bb.0:
 214 ; CHECK-NEXT:    saba v0.2s, v0.2s, v1.2s
 215 ; CHECK-NEXT:    ret
 216   %abd = call <2 x i32> @llvm.aarch64.neon.sabd.v2i32(<2 x i32> %lhs, <2 x i32> %rhs)
 217   %aba = add <2 x i32> %lhs, %abd
 218   ret <2 x i32> %aba
 219 }
 220
 221 declare <4 x i32> @llvm.aarch64.neon.uabd.v4i32(<4 x i32>, <4 x i32>)
 222 declare <4 x i32> @llvm.aarch64.neon.sabd.v4i32(<4 x i32>, <4 x i32>)
 223
 224 define <4 x i32> @test_uabd_v4i32(<4 x i32> %lhs, <4 x i32> %rhs) {
 225 ; CHECK-LABEL: test_uabd_v4i32:
 226 ; CHECK:       // %bb.0:
 227 ; CHECK-NEXT:    uabd v0.4s, v0.4s, v1.4s
 228 ; CHECK-NEXT:    ret
 229   %abd = call <4 x i32> @llvm.aarch64.neon.uabd.v4i32(<4 x i32> %lhs, <4 x i32> %rhs)
 230   ret <4 x i32> %abd
 231 }
 232
 233 define <4 x i32> @test_uaba_v4i32(<4 x i32> %lhs, <4 x i32> %rhs) {
 234 ; CHECK-LABEL: test_uaba_v4i32:
 235 ; CHECK:       // %bb.0:
 236 ; CHECK-NEXT:    uaba v0.4s, v0.4s, v1.4s
 237 ; CHECK-NEXT:    ret
 238   %abd = call <4 x i32> @llvm.aarch64.neon.uabd.v4i32(<4 x i32> %lhs, <4 x i32> %rhs)
 239   %aba = add <4 x i32> %lhs, %abd
 240   ret <4 x i32> %aba
 241 }
 242
 243 define <4 x i32> @test_sabd_v4i32(<4 x i32> %lhs, <4 x i32> %rhs) {
 244 ; CHECK-LABEL: test_sabd_v4i32:
 245 ; CHECK:       // %bb.0:
 246 ; CHECK-NEXT:    sabd v0.4s, v0.4s, v1.4s
 247 ; CHECK-NEXT:    ret
 248   %abd = call <4 x i32> @llvm.aarch64.neon.sabd.v4i32(<4 x i32> %lhs, <4 x i32> %rhs)
 249   ret <4 x i32> %abd
 250 }
 251
 252 define <4 x i32> @test_saba_v4i32(<4 x i32> %lhs, <4 x i32> %rhs) {
 253 ; CHECK-LABEL: test_saba_v4i32:
 254 ; CHECK:       // %bb.0:
 255 ; CHECK-NEXT:    saba v0.4s, v0.4s, v1.4s
 256 ; CHECK-NEXT:    ret
 257   %abd = call <4 x i32> @llvm.aarch64.neon.sabd.v4i32(<4 x i32> %lhs, <4 x i32> %rhs)
 258   %aba = add <4 x i32> %lhs, %abd
 259   ret <4 x i32> %aba
 260 }
 261
 262 declare <2 x float> @llvm.aarch64.neon.fabd.v2f32(<2 x float>, <2 x float>)
 263
 264 define <2 x float> @test_fabd_v2f32(<2 x float> %lhs, <2 x float> %rhs) {
 265 ; CHECK-LABEL: test_fabd_v2f32:
 266 ; CHECK:       // %bb.0:
 267 ; CHECK-NEXT:    fabd v0.2s, v0.2s, v1.2s
 268 ; CHECK-NEXT:    ret
 269   %abd = call <2 x float> @llvm.aarch64.neon.fabd.v2f32(<2 x float> %lhs, <2 x float> %rhs)
 270   ret <2 x float> %abd
 271 }
 272
 273 declare <4 x float> @llvm.aarch64.neon.fabd.v4f32(<4 x float>, <4 x float>)
 274
 275 define <4 x float> @test_fabd_v4f32(<4 x float> %lhs, <4 x float> %rhs) {
 276 ; CHECK-LABEL: test_fabd_v4f32:
 277 ; CHECK:       // %bb.0:
 278 ; CHECK-NEXT:    fabd v0.4s, v0.4s, v1.4s
 279 ; CHECK-NEXT:    ret
 280   %abd = call <4 x float> @llvm.aarch64.neon.fabd.v4f32(<4 x float> %lhs, <4 x float> %rhs)
 281   ret <4 x float> %abd
 282 }
 283
 284 declare <2 x double> @llvm.aarch64.neon.fabd.v2f64(<2 x double>, <2 x double>)
 285
 286 define <2 x double> @test_fabd_v2f64(<2 x double> %lhs, <2 x double> %rhs) {
 287 ; CHECK-LABEL: test_fabd_v2f64:
 288 ; CHECK:       // %bb.0:
 289 ; CHECK-NEXT:    fabd v0.2d, v0.2d, v1.2d
 290 ; CHECK-NEXT:    ret
 291   %abd = call <2 x double> @llvm.aarch64.neon.fabd.v2f64(<2 x double> %lhs, <2 x double> %rhs)
 292   ret <2 x double> %abd
 293 }
 294
 295 define <8 x i16> @test_uabd_knownbits_vec8i16(<8 x i16> %lhs, <8 x i16> %rhs) {
 296 ; CHECK-LABEL: test_uabd_knownbits_vec8i16:
 297 ; CHECK:       // %bb.0:
 298 ; CHECK-NEXT:    movi v2.8h, #15
 299 ; CHECK-NEXT:    and v0.16b, v0.16b, v2.16b
 300 ; CHECK-NEXT:    and v1.16b, v1.16b, v2.16b
 301 ; CHECK-NEXT:    uabd v0.8h, v0.8h, v1.8h
 302 ; CHECK-NEXT:    rev64 v0.8h, v0.8h
 303 ; CHECK-NEXT:    ext v0.16b, v0.16b, v0.16b, #8
 304 ; CHECK-NEXT:    ret
 305   %and1 = and <8 x i16> %lhs, <i16 15, i16 15, i16 15, i16 15, i16 15, i16 15, i16 15, i16 15>
 306   %and2 = and <8 x i16> %rhs, <i16 15, i16 15, i16 15, i16 15, i16 15, i16 15, i16 15, i16 15>
 307   %uabd = call <8 x i16> @llvm.aarch64.neon.uabd.v8i16(<8 x i16> %and1, <8 x i16> %and2)
 308   %suff = shufflevector <8 x i16> %uabd, <8 x i16> undef, <8 x i32> <i32 7, i32 6, i32 5, i32 4, i32 3, i32 2, i32 1, i32 0>
 309   %res = and <8 x i16> %suff, <i16 15, i16 15, i16 15, i16 15, i16 15, i16 15, i16 15, i16 15>
 310   ret <8 x i16> %res
 311 }
 312
 313 define <4 x i32> @knownbits_uabd_mask_and_shuffle_lshr(<4 x i32> %a0, <4 x i32> %a1) {
 314 ; CHECK-LABEL: knownbits_uabd_mask_and_shuffle_lshr:
 315 ; CHECK:       // %bb.0:
 316 ; CHECK-NEXT:    movi v0.2d, #0000000000000000
 317 ; CHECK-NEXT:    ushr v0.4s, v0.4s, #17
 318 ; CHECK-NEXT:    ret
 319   %1 = and <4 x i32> %a0, <i32 65535, i32 65535, i32 65535, i32 65535>
 320   %2 = and <4 x i32> %a1, <i32 65535, i32 65535, i32 65535, i32 65535>
 321   %3 = call <4 x i32> @llvm.aarch64.neon.uabd.v4i32(<4 x i32> %1, <4 x i32> %2)
 322   %4 = shufflevector <4 x i32> %3, <4 x i32> undef, <4 x i32> <i32 3, i32 2, i32 1, i32 0>
 323   %5 = lshr <4 x i32> %4, <i32 17, i32 17, i32 17, i32 17>
 324   ret <4 x i32> %5
 325 }
 326
 327 define <4 x i32> @knownbits_mask_and_shuffle_lshr(<4 x i32> %a0, <4 x i32> %a1) {
 328 ; CHECK-LABEL: knownbits_mask_and_shuffle_lshr:
 329 ; CHECK:       // %bb.0:
 330 ; CHECK-NEXT:    movi v0.2d, #0000000000000000
 331 ; CHECK-NEXT:    ret
 332   %1 = and <4 x i32> %a0, <i32 32767, i32 32767, i32 32767, i32 32767>
 333   %2 = and <4 x i32> %a1, <i32 32767, i32 32767, i32 32767, i32 32767>
 334   %3 = call <4 x i32> @llvm.aarch64.neon.uabd.v4i32(<4 x i32> %1, <4 x i32> %2)
 335   %4 = shufflevector <4 x i32> %3, <4 x i32> undef, <4 x i32> <i32 0, i32 1, i32 2, i32 3>
 336   %5 = lshr <4 x i32> %4, <i32 17, i32 17, i32 17, i32 17>
 337   ret <4 x i32> %5
 338 }
 339
 340 define <4 x i32> @test_sabd_knownbits_vec4i32(<4 x i32> %lhs, <4 x i32> %rhs) {
 341 ; CHECK-LABEL: test_sabd_knownbits_vec4i32:
 342 ; CHECK:       // %bb.0:
 343 ; CHECK-NEXT:    adrp x8, .LCPI31_0
 344 ; CHECK-NEXT:    adrp x9, .LCPI31_1
 345 ; CHECK-NEXT:    ldr q2, [x8, :lo12:.LCPI31_0]
 346 ; CHECK-NEXT:    ldr q3, [x9, :lo12:.LCPI31_1]
 347 ; CHECK-NEXT:    and v0.16b, v0.16b, v2.16b
 348 ; CHECK-NEXT:    and v1.16b, v1.16b, v3.16b
 349 ; CHECK-NEXT:    sabd v0.4s, v0.4s, v1.4s
 350 ; CHECK-NEXT:    movi v1.2d, #0x0000ff000000ff
 351 ; CHECK-NEXT:    mov v0.s[1], v0.s[0]
 352 ; CHECK-NEXT:    trn2 v0.4s, v0.4s, v0.4s
 353 ; CHECK-NEXT:    and v0.16b, v0.16b, v1.16b
 354 ; CHECK-NEXT:    ret
 355   %and1 = and <4 x i32> %lhs, <i32 255, i32 -1, i32 -1, i32 255>
 356   %and2 = and <4 x i32> %rhs, <i32 255, i32 255, i32 -1, i32 -1>
 357   %abd = call <4 x i32> @llvm.aarch64.neon.sabd.v4i32(<4 x i32> %and1, <4 x i32> %and2)
 358   %s = shufflevector <4 x i32> %abd, <4 x i32> undef, <4 x i32> <i32 0, i32 0, i32 3, i32 3>
 359   %4 = and <4 x i32> %s, <i32 255, i32 255, i32 255, i32 255>
 360   ret <4 x i32> %4
 361 }
 362
 363 define <4 x i32> @knownbits_sabd_and_mask(<4 x i32> %a0, <4 x i32> %a1) {
 364 ; CHECK-LABEL: knownbits_sabd_and_mask:
 365 ; CHECK:       // %bb.0:
 366 ; CHECK-NEXT:    adrp x8, .LCPI32_0
 367 ; CHECK-NEXT:    ldr q2, [x8, :lo12:.LCPI32_0]
 368 ; CHECK-NEXT:    and v0.16b, v0.16b, v2.16b
 369 ; CHECK-NEXT:    and v1.16b, v1.16b, v2.16b
 370 ; CHECK-NEXT:    sabd v0.4s, v0.4s, v1.4s
 371 ; CHECK-NEXT:    zip2 v0.4s, v0.4s, v0.4s
 372 ; CHECK-NEXT:    ret
 373   %1 = and <4 x i32> %a0, <i32 -1, i32 -1, i32 255, i32 4085>
 374   %2 = and <4 x i32> %a1, <i32 -1, i32 -1, i32 255, i32 4085>
 375   %3 = call <4 x i32> @llvm.aarch64.neon.sabd.v4i32(<4 x i32> %1, <4 x i32> %2)
 376   %4 = shufflevector <4 x i32> %3, <4 x i32> undef, <4 x i32> <i32 2, i32 2, i32 3, i32 3>
 377   ret <4 x i32> %4
 378 }
 379
 380 define <4 x i32> @knownbits_sabd_and_or_mask(<4 x i32> %a0, <4 x i32> %a1) {
 381 ; CHECK-LABEL: knownbits_sabd_and_or_mask:
 382 ; CHECK:       // %bb.0:
 383 ; CHECK-NEXT:    movi v0.2d, #0000000000000000
 384 ; CHECK-NEXT:    ret
 385   %1 = and <4 x i32> %a0, <i32 -1, i32 -1, i32 255, i32 4085>
 386   %2 = or <4 x i32> %1, <i32 65535, i32 65535, i32 65535, i32 65535>
 387   %3 = and <4 x i32> %a1, <i32 -1, i32 -1, i32 255, i32 4085>
 388   %4 = or <4 x i32> %3, <i32 65535, i32 65535, i32 65535, i32 65535>
 389   %5 = call <4 x i32> @llvm.aarch64.neon.uabd.v4i32(<4 x i32> %2, <4 x i32> %4)
 390   %6 = shufflevector <4 x i32> %5, <4 x i32> undef, <4 x i32> <i32 2, i32 2, i32 3, i32 3>
 391   ret <4 x i32> %6
 392 }
 393
 394 define <4 x i32> @knownbits_sabd_and_xor_mask(<4 x i32> %a0, <4 x i32> %a1) {
 395 ; CHECK-LABEL: knownbits_sabd_and_xor_mask:
 396 ; CHECK:       // %bb.0:
 397 ; CHECK-NEXT:    adrp x8, .LCPI34_0
 398 ; CHECK-NEXT:    movi v3.2d, #0x00ffff0000ffff
 399 ; CHECK-NEXT:    ldr q2, [x8, :lo12:.LCPI34_0]
 400 ; CHECK-NEXT:    and v0.16b, v0.16b, v2.16b
 401 ; CHECK-NEXT:    and v1.16b, v1.16b, v2.16b
 402 ; CHECK-NEXT:    eor v0.16b, v0.16b, v3.16b
 403 ; CHECK-NEXT:    eor v1.16b, v1.16b, v3.16b
 404 ; CHECK-NEXT:    sabd v0.4s, v0.4s, v1.4s
 405 ; CHECK-NEXT:    zip2 v0.4s, v0.4s, v0.4s
 406 ; CHECK-NEXT:    ret
 407   %1 = and <4 x i32> %a0, <i32 -1, i32 -1, i32 255, i32 4085>
 408   %2 = xor <4 x i32> %1, <i32 65535, i32 65535, i32 65535, i32 65535>
 409   %3 = and <4 x i32> %a1, <i32 -1, i32 -1, i32 255, i32 4085>
 410   %4 = xor <4 x i32> %3, <i32 65535, i32 65535, i32 65535, i32 65535>
 411   %5 = call <4 x i32> @llvm.aarch64.neon.sabd.v4i32(<4 x i32> %2, <4 x i32> %4)
 412   %6 = shufflevector <4 x i32> %5, <4 x i32> undef, <4 x i32> <i32 2, i32 2, i32 3, i32 3>
 413   ret <4 x i32> %6
 414 }
 415
 416 define <4 x i32> @knownbits_sabd_and_shl_mask(<4 x i32> %a0, <4 x i32> %a1) {
 417 ; CHECK-LABEL: knownbits_sabd_and_shl_mask:
 418 ; CHECK:       // %bb.0:
 419 ; CHECK-NEXT:    movi v0.2d, #0000000000000000
 420 ; CHECK-NEXT:    ret
 421   %1 = and <4 x i32> %a0, <i32 -65536, i32 -7, i32 -7, i32 -65536>
 422   %2 = shl <4 x i32> %1, <i32 17, i32 17, i32 17, i32 17>
 423   %3 = and <4 x i32> %a1, <i32 -65536, i32 -7, i32 -7, i32 -65536>
 424   %4 = shl <4 x i32> %3, <i32 17, i32 17, i32 17, i32 17>
 425   %5 = call <4 x i32> @llvm.aarch64.neon.sabd.v4i32(<4 x i32> %2, <4 x i32> %4)
 426   %6 = shufflevector <4 x i32> %5, <4 x i32> undef, <4 x i32> <i32 0, i32 0, i32 3, i32 3>
 427   ret <4 x i32> %6
 428 }
 429
 430 define <4 x i32> @knownbits_sabd_and_mul_mask(<4 x i32> %a0, <4 x i32> %a1) {
 431 ; CHECK-LABEL: knownbits_sabd_and_mul_mask:
 432 ; CHECK:       // %bb.0:
 433 ; CHECK-NEXT:    adrp x8, .LCPI36_0
 434 ; CHECK-NEXT:    ldr q2, [x8, :lo12:.LCPI36_0]
 435 ; CHECK-NEXT:    and v3.16b, v0.16b, v2.16b
 436 ; CHECK-NEXT:    and v2.16b, v1.16b, v2.16b
 437 ; CHECK-NEXT:    mul v0.4s, v0.4s, v3.4s
 438 ; CHECK-NEXT:    mul v1.4s, v1.4s, v2.4s
 439 ; CHECK-NEXT:    sabd v0.4s, v0.4s, v1.4s
 440 ; CHECK-NEXT:    mov v0.s[1], v0.s[0]
 441 ; CHECK-NEXT:    trn2 v0.4s, v0.4s, v0.4s
 442 ; CHECK-NEXT:    ret
 443   %1 = and <4 x i32> %a0, <i32 -65536, i32 -7, i32 -7, i32 -65536>
 444   %2 = mul <4 x i32> %a0, %1
 445   %3 = and <4 x i32> %a1, <i32 -65536, i32 -7, i32 -7, i32 -65536>
 446   %4 = mul <4 x i32> %a1, %3
 447   %5 = call <4 x i32> @llvm.aarch64.neon.sabd.v4i32(<4 x i32> %2, <4 x i32> %4)
 448   %6 = shufflevector <4 x i32> %5, <4 x i32> undef, <4 x i32> <i32 0, i32 0, i32 3, i32 3>
 449   ret <4 x i32> %6
 450 }