llvm/test/CodeGen/AArch64/arm64-neon-across.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py UTC_ARGS: --version 2
   2 ; RUN: llc < %s -mtriple=arm64-none-linux-gnu -mattr=+neon -verify-machineinstrs | FileCheck %s --check-prefixes=CHECK,CHECK-SD
   3 ; RUN: llc < %s -mtriple=arm64-none-linux-gnu -mattr=+neon -global-isel -verify-machineinstrs | FileCheck %s --check-prefixes=CHECK,CHECK-GI
   4
   5 declare float @llvm.aarch64.neon.fminnmv.f32.v4f32(<4 x float>)
   6 declare float @llvm.aarch64.neon.fmaxnmv.f32.v4f32(<4 x float>)
   7 declare float @llvm.aarch64.neon.fminv.f32.v4f32(<4 x float>)
   8 declare float @llvm.aarch64.neon.fmaxv.f32.v4f32(<4 x float>)
   9 declare i32 @llvm.aarch64.neon.saddv.i32.v4i32(<4 x i32>)
  10 declare i32 @llvm.aarch64.neon.saddv.i32.v8i16(<8 x i16>)
  11 declare i32 @llvm.aarch64.neon.saddv.i32.v16i8(<16 x i8>)
  12 declare i32 @llvm.aarch64.neon.saddv.i32.v4i16(<4 x i16>)
  13 declare i32 @llvm.aarch64.neon.saddv.i32.v8i8(<8 x i8>)
  14 declare i32 @llvm.aarch64.neon.uminv.i32.v4i32(<4 x i32>)
  15 declare i32 @llvm.aarch64.neon.uminv.i32.v8i16(<8 x i16>)
  16 declare i32 @llvm.aarch64.neon.uminv.i32.v16i8(<16 x i8>)
  17 declare i32 @llvm.aarch64.neon.sminv.i32.v4i32(<4 x i32>)
  18 declare i32 @llvm.aarch64.neon.sminv.i32.v8i16(<8 x i16>)
  19 declare i32 @llvm.aarch64.neon.sminv.i32.v16i8(<16 x i8>)
  20 declare i32 @llvm.aarch64.neon.uminv.i32.v4i16(<4 x i16>)
  21 declare i32 @llvm.aarch64.neon.uminv.i32.v8i8(<8 x i8>)
  22 declare i32 @llvm.aarch64.neon.sminv.i32.v4i16(<4 x i16>)
  23 declare i32 @llvm.aarch64.neon.sminv.i32.v8i8(<8 x i8>)
  24 declare i32 @llvm.aarch64.neon.umaxv.i32.v4i32(<4 x i32>)
  25 declare i32 @llvm.aarch64.neon.umaxv.i32.v8i16(<8 x i16>)
  26 declare i32 @llvm.aarch64.neon.umaxv.i32.v16i8(<16 x i8>)
  27 declare i32 @llvm.aarch64.neon.smaxv.i32.v4i32(<4 x i32>)
  28 declare i32 @llvm.aarch64.neon.smaxv.i32.v8i16(<8 x i16>)
  29 declare i32 @llvm.aarch64.neon.smaxv.i32.v16i8(<16 x i8>)
  30 declare i32 @llvm.aarch64.neon.umaxv.i32.v4i16(<4 x i16>)
  31 declare i32 @llvm.aarch64.neon.umaxv.i32.v8i8(<8 x i8>)
  32 declare i32 @llvm.aarch64.neon.smaxv.i32.v4i16(<4 x i16>)
  33 declare i32 @llvm.aarch64.neon.smaxv.i32.v8i8(<8 x i8>)
  34 declare i64 @llvm.aarch64.neon.uaddlv.i64.v4i32(<4 x i32>)
  35 declare i32 @llvm.aarch64.neon.uaddlv.i32.v8i16(<8 x i16>)
  36 declare i32 @llvm.aarch64.neon.uaddlv.i32.v16i8(<16 x i8>)
  37 declare i64 @llvm.aarch64.neon.saddlv.i64.v4i32(<4 x i32>)
  38 declare i32 @llvm.aarch64.neon.saddlv.i32.v8i16(<8 x i16>)
  39 declare i32 @llvm.aarch64.neon.saddlv.i32.v16i8(<16 x i8>)
  40 declare i32 @llvm.aarch64.neon.uaddlv.i32.v4i16(<4 x i16>)
  41 declare i32 @llvm.aarch64.neon.uaddlv.i32.v8i8(<8 x i8>)
  42 declare i32 @llvm.aarch64.neon.saddlv.i32.v4i16(<4 x i16>)
  43 declare i32 @llvm.aarch64.neon.saddlv.i32.v8i8(<8 x i8>)
  44
  45 define i16 @test_vaddlv_s8(<8 x i8> %a) {
  46 ; CHECK-LABEL: test_vaddlv_s8:
  47 ; CHECK:       // %bb.0: // %entry
  48 ; CHECK-NEXT:    saddlv h0, v0.8b
  49 ; CHECK-NEXT:    fmov w0, s0
  50 ; CHECK-NEXT:    ret
  51 entry:
  52   %saddlvv.i = tail call i32 @llvm.aarch64.neon.saddlv.i32.v8i8(<8 x i8> %a)
  53   %0 = trunc i32 %saddlvv.i to i16
  54   ret i16 %0
  55 }
  56
  57 define i32 @test_vaddlv_s16(<4 x i16> %a) {
  58 ; CHECK-LABEL: test_vaddlv_s16:
  59 ; CHECK:       // %bb.0: // %entry
  60 ; CHECK-NEXT:    saddlv s0, v0.4h
  61 ; CHECK-NEXT:    fmov w0, s0
  62 ; CHECK-NEXT:    ret
  63 entry:
  64   %saddlvv.i = tail call i32 @llvm.aarch64.neon.saddlv.i32.v4i16(<4 x i16> %a)
  65   ret i32 %saddlvv.i
  66 }
  67
  68 define i16 @test_vaddlv_u8(<8 x i8> %a) {
  69 ; CHECK-LABEL: test_vaddlv_u8:
  70 ; CHECK:       // %bb.0: // %entry
  71 ; CHECK-NEXT:    uaddlv h0, v0.8b
  72 ; CHECK-NEXT:    fmov w0, s0
  73 ; CHECK-NEXT:    ret
  74 entry:
  75   %uaddlvv.i = tail call i32 @llvm.aarch64.neon.uaddlv.i32.v8i8(<8 x i8> %a)
  76   %0 = trunc i32 %uaddlvv.i to i16
  77   ret i16 %0
  78 }
  79
  80 define i32 @test_vaddlv_u16(<4 x i16> %a) {
  81 ; CHECK-LABEL: test_vaddlv_u16:
  82 ; CHECK:       // %bb.0: // %entry
  83 ; CHECK-NEXT:    uaddlv s0, v0.4h
  84 ; CHECK-NEXT:    fmov w0, s0
  85 ; CHECK-NEXT:    ret
  86 entry:
  87   %uaddlvv.i = tail call i32 @llvm.aarch64.neon.uaddlv.i32.v4i16(<4 x i16> %a)
  88   ret i32 %uaddlvv.i
  89 }
  90
  91 define i16 @test_vaddlvq_s8(<16 x i8> %a) {
  92 ; CHECK-LABEL: test_vaddlvq_s8:
  93 ; CHECK:       // %bb.0: // %entry
  94 ; CHECK-NEXT:    saddlv h0, v0.16b
  95 ; CHECK-NEXT:    fmov w0, s0
  96 ; CHECK-NEXT:    ret
  97 entry:
  98   %saddlvv.i = tail call i32 @llvm.aarch64.neon.saddlv.i32.v16i8(<16 x i8> %a)
  99   %0 = trunc i32 %saddlvv.i to i16
 100   ret i16 %0
 101 }
 102
 103 define i32 @test_vaddlvq_s16(<8 x i16> %a) {
 104 ; CHECK-LABEL: test_vaddlvq_s16:
 105 ; CHECK:       // %bb.0: // %entry
 106 ; CHECK-NEXT:    saddlv s0, v0.8h
 107 ; CHECK-NEXT:    fmov w0, s0
 108 ; CHECK-NEXT:    ret
 109 entry:
 110   %saddlvv.i = tail call i32 @llvm.aarch64.neon.saddlv.i32.v8i16(<8 x i16> %a)
 111   ret i32 %saddlvv.i
 112 }
 113
 114 define i64 @test_vaddlvq_s32(<4 x i32> %a) {
 115 ; CHECK-LABEL: test_vaddlvq_s32:
 116 ; CHECK:       // %bb.0: // %entry
 117 ; CHECK-NEXT:    saddlv d0, v0.4s
 118 ; CHECK-NEXT:    fmov x0, d0
 119 ; CHECK-NEXT:    ret
 120 entry:
 121   %saddlvv.i = tail call i64 @llvm.aarch64.neon.saddlv.i64.v4i32(<4 x i32> %a)
 122   ret i64 %saddlvv.i
 123 }
 124
 125 define i16 @test_vaddlvq_u8(<16 x i8> %a) {
 126 ; CHECK-LABEL: test_vaddlvq_u8:
 127 ; CHECK:       // %bb.0: // %entry
 128 ; CHECK-NEXT:    uaddlv h0, v0.16b
 129 ; CHECK-NEXT:    fmov w0, s0
 130 ; CHECK-NEXT:    ret
 131 entry:
 132   %uaddlvv.i = tail call i32 @llvm.aarch64.neon.uaddlv.i32.v16i8(<16 x i8> %a)
 133   %0 = trunc i32 %uaddlvv.i to i16
 134   ret i16 %0
 135 }
 136
 137 define i32 @test_vaddlvq_u16(<8 x i16> %a) {
 138 ; CHECK-LABEL: test_vaddlvq_u16:
 139 ; CHECK:       // %bb.0: // %entry
 140 ; CHECK-NEXT:    uaddlv s0, v0.8h
 141 ; CHECK-NEXT:    fmov w0, s0
 142 ; CHECK-NEXT:    ret
 143 entry:
 144   %uaddlvv.i = tail call i32 @llvm.aarch64.neon.uaddlv.i32.v8i16(<8 x i16> %a)
 145   ret i32 %uaddlvv.i
 146 }
 147
 148 define i64 @test_vaddlvq_u32(<4 x i32> %a) {
 149 ; CHECK-LABEL: test_vaddlvq_u32:
 150 ; CHECK:       // %bb.0: // %entry
 151 ; CHECK-NEXT:    uaddlv d0, v0.4s
 152 ; CHECK-NEXT:    fmov x0, d0
 153 ; CHECK-NEXT:    ret
 154 entry:
 155   %uaddlvv.i = tail call i64 @llvm.aarch64.neon.uaddlv.i64.v4i32(<4 x i32> %a)
 156   ret i64 %uaddlvv.i
 157 }
 158
 159 define i8 @test_vmaxv_s8(<8 x i8> %a) {
 160 ; CHECK-SD-LABEL: test_vmaxv_s8:
 161 ; CHECK-SD:       // %bb.0: // %entry
 162 ; CHECK-SD-NEXT:    smaxv b0, v0.8b
 163 ; CHECK-SD-NEXT:    fmov w0, s0
 164 ; CHECK-SD-NEXT:    ret
 165 ;
 166 ; CHECK-GI-LABEL: test_vmaxv_s8:
 167 ; CHECK-GI:       // %bb.0: // %entry
 168 ; CHECK-GI-NEXT:    smaxv b0, v0.8b
 169 ; CHECK-GI-NEXT:    smov w0, v0.b[0]
 170 ; CHECK-GI-NEXT:    ret
 171 entry:
 172   %smaxv.i = tail call i32 @llvm.aarch64.neon.smaxv.i32.v8i8(<8 x i8> %a)
 173   %0 = trunc i32 %smaxv.i to i8
 174   ret i8 %0
 175 }
 176
 177 define i16 @test_vmaxv_s16(<4 x i16> %a) {
 178 ; CHECK-SD-LABEL: test_vmaxv_s16:
 179 ; CHECK-SD:       // %bb.0: // %entry
 180 ; CHECK-SD-NEXT:    smaxv h0, v0.4h
 181 ; CHECK-SD-NEXT:    fmov w0, s0
 182 ; CHECK-SD-NEXT:    ret
 183 ;
 184 ; CHECK-GI-LABEL: test_vmaxv_s16:
 185 ; CHECK-GI:       // %bb.0: // %entry
 186 ; CHECK-GI-NEXT:    smaxv h0, v0.4h
 187 ; CHECK-GI-NEXT:    smov w0, v0.h[0]
 188 ; CHECK-GI-NEXT:    ret
 189 entry:
 190   %smaxv.i = tail call i32 @llvm.aarch64.neon.smaxv.i32.v4i16(<4 x i16> %a)
 191   %0 = trunc i32 %smaxv.i to i16
 192   ret i16 %0
 193 }
 194
 195 define i8 @test_vmaxv_u8(<8 x i8> %a) {
 196 ; CHECK-LABEL: test_vmaxv_u8:
 197 ; CHECK:       // %bb.0: // %entry
 198 ; CHECK-NEXT:    umaxv b0, v0.8b
 199 ; CHECK-NEXT:    fmov w0, s0
 200 ; CHECK-NEXT:    ret
 201 entry:
 202   %umaxv.i = tail call i32 @llvm.aarch64.neon.umaxv.i32.v8i8(<8 x i8> %a)
 203   %0 = trunc i32 %umaxv.i to i8
 204   ret i8 %0
 205 }
 206
 207 define i16 @test_vmaxv_u16(<4 x i16> %a) {
 208 ; CHECK-LABEL: test_vmaxv_u16:
 209 ; CHECK:       // %bb.0: // %entry
 210 ; CHECK-NEXT:    umaxv h0, v0.4h
 211 ; CHECK-NEXT:    fmov w0, s0
 212 ; CHECK-NEXT:    ret
 213 entry:
 214   %umaxv.i = tail call i32 @llvm.aarch64.neon.umaxv.i32.v4i16(<4 x i16> %a)
 215   %0 = trunc i32 %umaxv.i to i16
 216   ret i16 %0
 217 }
 218
 219 define i8 @test_vmaxvq_s8(<16 x i8> %a) {
 220 ; CHECK-SD-LABEL: test_vmaxvq_s8:
 221 ; CHECK-SD:       // %bb.0: // %entry
 222 ; CHECK-SD-NEXT:    smaxv b0, v0.16b
 223 ; CHECK-SD-NEXT:    fmov w0, s0
 224 ; CHECK-SD-NEXT:    ret
 225 ;
 226 ; CHECK-GI-LABEL: test_vmaxvq_s8:
 227 ; CHECK-GI:       // %bb.0: // %entry
 228 ; CHECK-GI-NEXT:    smaxv b0, v0.16b
 229 ; CHECK-GI-NEXT:    smov w0, v0.b[0]
 230 ; CHECK-GI-NEXT:    ret
 231 entry:
 232   %smaxv.i = tail call i32 @llvm.aarch64.neon.smaxv.i32.v16i8(<16 x i8> %a)
 233   %0 = trunc i32 %smaxv.i to i8
 234   ret i8 %0
 235 }
 236
 237 define i16 @test_vmaxvq_s16(<8 x i16> %a) {
 238 ; CHECK-SD-LABEL: test_vmaxvq_s16:
 239 ; CHECK-SD:       // %bb.0: // %entry
 240 ; CHECK-SD-NEXT:    smaxv h0, v0.8h
 241 ; CHECK-SD-NEXT:    fmov w0, s0
 242 ; CHECK-SD-NEXT:    ret
 243 ;
 244 ; CHECK-GI-LABEL: test_vmaxvq_s16:
 245 ; CHECK-GI:       // %bb.0: // %entry
 246 ; CHECK-GI-NEXT:    smaxv h0, v0.8h
 247 ; CHECK-GI-NEXT:    smov w0, v0.h[0]
 248 ; CHECK-GI-NEXT:    ret
 249 entry:
 250   %smaxv.i = tail call i32 @llvm.aarch64.neon.smaxv.i32.v8i16(<8 x i16> %a)
 251   %0 = trunc i32 %smaxv.i to i16
 252   ret i16 %0
 253 }
 254
 255 define i32 @test_vmaxvq_s32(<4 x i32> %a) {
 256 ; CHECK-LABEL: test_vmaxvq_s32:
 257 ; CHECK:       // %bb.0: // %entry
 258 ; CHECK-NEXT:    smaxv s0, v0.4s
 259 ; CHECK-NEXT:    fmov w0, s0
 260 ; CHECK-NEXT:    ret
 261 entry:
 262   %smaxv.i = tail call i32 @llvm.aarch64.neon.smaxv.i32.v4i32(<4 x i32> %a)
 263   ret i32 %smaxv.i
 264 }
 265
 266 define i8 @test_vmaxvq_u8(<16 x i8> %a) {
 267 ; CHECK-LABEL: test_vmaxvq_u8:
 268 ; CHECK:       // %bb.0: // %entry
 269 ; CHECK-NEXT:    umaxv b0, v0.16b
 270 ; CHECK-NEXT:    fmov w0, s0
 271 ; CHECK-NEXT:    ret
 272 entry:
 273   %umaxv.i = tail call i32 @llvm.aarch64.neon.umaxv.i32.v16i8(<16 x i8> %a)
 274   %0 = trunc i32 %umaxv.i to i8
 275   ret i8 %0
 276 }
 277
 278 define i16 @test_vmaxvq_u16(<8 x i16> %a) {
 279 ; CHECK-LABEL: test_vmaxvq_u16:
 280 ; CHECK:       // %bb.0: // %entry
 281 ; CHECK-NEXT:    umaxv h0, v0.8h
 282 ; CHECK-NEXT:    fmov w0, s0
 283 ; CHECK-NEXT:    ret
 284 entry:
 285   %umaxv.i = tail call i32 @llvm.aarch64.neon.umaxv.i32.v8i16(<8 x i16> %a)
 286   %0 = trunc i32 %umaxv.i to i16
 287   ret i16 %0
 288 }
 289
 290 define i32 @test_vmaxvq_u32(<4 x i32> %a) {
 291 ; CHECK-LABEL: test_vmaxvq_u32:
 292 ; CHECK:       // %bb.0: // %entry
 293 ; CHECK-NEXT:    umaxv s0, v0.4s
 294 ; CHECK-NEXT:    fmov w0, s0
 295 ; CHECK-NEXT:    ret
 296 entry:
 297   %umaxv.i = tail call i32 @llvm.aarch64.neon.umaxv.i32.v4i32(<4 x i32> %a)
 298   ret i32 %umaxv.i
 299 }
 300
 301 define i8 @test_vminv_s8(<8 x i8> %a) {
 302 ; CHECK-SD-LABEL: test_vminv_s8:
 303 ; CHECK-SD:       // %bb.0: // %entry
 304 ; CHECK-SD-NEXT:    sminv b0, v0.8b
 305 ; CHECK-SD-NEXT:    fmov w0, s0
 306 ; CHECK-SD-NEXT:    ret
 307 ;
 308 ; CHECK-GI-LABEL: test_vminv_s8:
 309 ; CHECK-GI:       // %bb.0: // %entry
 310 ; CHECK-GI-NEXT:    sminv b0, v0.8b
 311 ; CHECK-GI-NEXT:    smov w0, v0.b[0]
 312 ; CHECK-GI-NEXT:    ret
 313 entry:
 314   %sminv.i = tail call i32 @llvm.aarch64.neon.sminv.i32.v8i8(<8 x i8> %a)
 315   %0 = trunc i32 %sminv.i to i8
 316   ret i8 %0
 317 }
 318
 319 define i16 @test_vminv_s16(<4 x i16> %a) {
 320 ; CHECK-SD-LABEL: test_vminv_s16:
 321 ; CHECK-SD:       // %bb.0: // %entry
 322 ; CHECK-SD-NEXT:    sminv h0, v0.4h
 323 ; CHECK-SD-NEXT:    fmov w0, s0
 324 ; CHECK-SD-NEXT:    ret
 325 ;
 326 ; CHECK-GI-LABEL: test_vminv_s16:
 327 ; CHECK-GI:       // %bb.0: // %entry
 328 ; CHECK-GI-NEXT:    sminv h0, v0.4h
 329 ; CHECK-GI-NEXT:    smov w0, v0.h[0]
 330 ; CHECK-GI-NEXT:    ret
 331 entry:
 332   %sminv.i = tail call i32 @llvm.aarch64.neon.sminv.i32.v4i16(<4 x i16> %a)
 333   %0 = trunc i32 %sminv.i to i16
 334   ret i16 %0
 335 }
 336
 337 define i8 @test_vminv_u8(<8 x i8> %a) {
 338 ; CHECK-LABEL: test_vminv_u8:
 339 ; CHECK:       // %bb.0: // %entry
 340 ; CHECK-NEXT:    uminv b0, v0.8b
 341 ; CHECK-NEXT:    fmov w0, s0
 342 ; CHECK-NEXT:    ret
 343 entry:
 344   %uminv.i = tail call i32 @llvm.aarch64.neon.uminv.i32.v8i8(<8 x i8> %a)
 345   %0 = trunc i32 %uminv.i to i8
 346   ret i8 %0
 347 }
 348
 349 define i16 @test_vminv_u16(<4 x i16> %a) {
 350 ; CHECK-LABEL: test_vminv_u16:
 351 ; CHECK:       // %bb.0: // %entry
 352 ; CHECK-NEXT:    uminv h0, v0.4h
 353 ; CHECK-NEXT:    fmov w0, s0
 354 ; CHECK-NEXT:    ret
 355 entry:
 356   %uminv.i = tail call i32 @llvm.aarch64.neon.uminv.i32.v4i16(<4 x i16> %a)
 357   %0 = trunc i32 %uminv.i to i16
 358   ret i16 %0
 359 }
 360
 361 define i8 @test_vminvq_s8(<16 x i8> %a) {
 362 ; CHECK-SD-LABEL: test_vminvq_s8:
 363 ; CHECK-SD:       // %bb.0: // %entry
 364 ; CHECK-SD-NEXT:    sminv b0, v0.16b
 365 ; CHECK-SD-NEXT:    fmov w0, s0
 366 ; CHECK-SD-NEXT:    ret
 367 ;
 368 ; CHECK-GI-LABEL: test_vminvq_s8:
 369 ; CHECK-GI:       // %bb.0: // %entry
 370 ; CHECK-GI-NEXT:    sminv b0, v0.16b
 371 ; CHECK-GI-NEXT:    smov w0, v0.b[0]
 372 ; CHECK-GI-NEXT:    ret
 373 entry:
 374   %sminv.i = tail call i32 @llvm.aarch64.neon.sminv.i32.v16i8(<16 x i8> %a)
 375   %0 = trunc i32 %sminv.i to i8
 376   ret i8 %0
 377 }
 378
 379 define i16 @test_vminvq_s16(<8 x i16> %a) {
 380 ; CHECK-SD-LABEL: test_vminvq_s16:
 381 ; CHECK-SD:       // %bb.0: // %entry
 382 ; CHECK-SD-NEXT:    sminv h0, v0.8h
 383 ; CHECK-SD-NEXT:    fmov w0, s0
 384 ; CHECK-SD-NEXT:    ret
 385 ;
 386 ; CHECK-GI-LABEL: test_vminvq_s16:
 387 ; CHECK-GI:       // %bb.0: // %entry
 388 ; CHECK-GI-NEXT:    sminv h0, v0.8h
 389 ; CHECK-GI-NEXT:    smov w0, v0.h[0]
 390 ; CHECK-GI-NEXT:    ret
 391 entry:
 392   %sminv.i = tail call i32 @llvm.aarch64.neon.sminv.i32.v8i16(<8 x i16> %a)
 393   %0 = trunc i32 %sminv.i to i16
 394   ret i16 %0
 395 }
 396
 397 define i32 @test_vminvq_s32(<4 x i32> %a) {
 398 ; CHECK-LABEL: test_vminvq_s32:
 399 ; CHECK:       // %bb.0: // %entry
 400 ; CHECK-NEXT:    sminv s0, v0.4s
 401 ; CHECK-NEXT:    fmov w0, s0
 402 ; CHECK-NEXT:    ret
 403 entry:
 404   %sminv.i = tail call i32 @llvm.aarch64.neon.sminv.i32.v4i32(<4 x i32> %a)
 405   ret i32 %sminv.i
 406 }
 407
 408 define i8 @test_vminvq_u8(<16 x i8> %a) {
 409 ; CHECK-LABEL: test_vminvq_u8:
 410 ; CHECK:       // %bb.0: // %entry
 411 ; CHECK-NEXT:    uminv b0, v0.16b
 412 ; CHECK-NEXT:    fmov w0, s0
 413 ; CHECK-NEXT:    ret
 414 entry:
 415   %uminv.i = tail call i32 @llvm.aarch64.neon.uminv.i32.v16i8(<16 x i8> %a)
 416   %0 = trunc i32 %uminv.i to i8
 417   ret i8 %0
 418 }
 419
 420 define i16 @test_vminvq_u16(<8 x i16> %a) {
 421 ; CHECK-LABEL: test_vminvq_u16:
 422 ; CHECK:       // %bb.0: // %entry
 423 ; CHECK-NEXT:    uminv h0, v0.8h
 424 ; CHECK-NEXT:    fmov w0, s0
 425 ; CHECK-NEXT:    ret
 426 entry:
 427   %uminv.i = tail call i32 @llvm.aarch64.neon.uminv.i32.v8i16(<8 x i16> %a)
 428   %0 = trunc i32 %uminv.i to i16
 429   ret i16 %0
 430 }
 431
 432 define i32 @test_vminvq_u32(<4 x i32> %a) {
 433 ; CHECK-LABEL: test_vminvq_u32:
 434 ; CHECK:       // %bb.0: // %entry
 435 ; CHECK-NEXT:    uminv s0, v0.4s
 436 ; CHECK-NEXT:    fmov w0, s0
 437 ; CHECK-NEXT:    ret
 438 entry:
 439   %uminv.i = tail call i32 @llvm.aarch64.neon.uminv.i32.v4i32(<4 x i32> %a)
 440   ret i32 %uminv.i
 441 }
 442
 443 define i8 @test_vaddv_s8(<8 x i8> %a) {
 444 ; CHECK-SD-LABEL: test_vaddv_s8:
 445 ; CHECK-SD:       // %bb.0: // %entry
 446 ; CHECK-SD-NEXT:    addv b0, v0.8b
 447 ; CHECK-SD-NEXT:    fmov w0, s0
 448 ; CHECK-SD-NEXT:    ret
 449 ;
 450 ; CHECK-GI-LABEL: test_vaddv_s8:
 451 ; CHECK-GI:       // %bb.0: // %entry
 452 ; CHECK-GI-NEXT:    addv b0, v0.8b
 453 ; CHECK-GI-NEXT:    smov w0, v0.b[0]
 454 ; CHECK-GI-NEXT:    ret
 455 entry:
 456   %vaddv.i = tail call i32 @llvm.aarch64.neon.saddv.i32.v8i8(<8 x i8> %a)
 457   %0 = trunc i32 %vaddv.i to i8
 458   ret i8 %0
 459 }
 460
 461 define i16 @test_vaddv_s16(<4 x i16> %a) {
 462 ; CHECK-SD-LABEL: test_vaddv_s16:
 463 ; CHECK-SD:       // %bb.0: // %entry
 464 ; CHECK-SD-NEXT:    addv h0, v0.4h
 465 ; CHECK-SD-NEXT:    fmov w0, s0
 466 ; CHECK-SD-NEXT:    ret
 467 ;
 468 ; CHECK-GI-LABEL: test_vaddv_s16:
 469 ; CHECK-GI:       // %bb.0: // %entry
 470 ; CHECK-GI-NEXT:    addv h0, v0.4h
 471 ; CHECK-GI-NEXT:    smov w0, v0.h[0]
 472 ; CHECK-GI-NEXT:    ret
 473 entry:
 474   %vaddv.i = tail call i32 @llvm.aarch64.neon.saddv.i32.v4i16(<4 x i16> %a)
 475   %0 = trunc i32 %vaddv.i to i16
 476   ret i16 %0
 477 }
 478
 479 define i8 @test_vaddv_u8(<8 x i8> %a) {
 480 ; CHECK-SD-LABEL: test_vaddv_u8:
 481 ; CHECK-SD:       // %bb.0: // %entry
 482 ; CHECK-SD-NEXT:    addv b0, v0.8b
 483 ; CHECK-SD-NEXT:    fmov w0, s0
 484 ; CHECK-SD-NEXT:    ret
 485 ;
 486 ; CHECK-GI-LABEL: test_vaddv_u8:
 487 ; CHECK-GI:       // %bb.0: // %entry
 488 ; CHECK-GI-NEXT:    addv b0, v0.8b
 489 ; CHECK-GI-NEXT:    smov w0, v0.b[0]
 490 ; CHECK-GI-NEXT:    ret
 491 entry:
 492   %vaddv.i = tail call i32 @llvm.aarch64.neon.saddv.i32.v8i8(<8 x i8> %a)
 493   %0 = trunc i32 %vaddv.i to i8
 494   ret i8 %0
 495 }
 496
 497 define i16 @test_vaddv_u16(<4 x i16> %a) {
 498 ; CHECK-SD-LABEL: test_vaddv_u16:
 499 ; CHECK-SD:       // %bb.0: // %entry
 500 ; CHECK-SD-NEXT:    addv h0, v0.4h
 501 ; CHECK-SD-NEXT:    fmov w0, s0
 502 ; CHECK-SD-NEXT:    ret
 503 ;
 504 ; CHECK-GI-LABEL: test_vaddv_u16:
 505 ; CHECK-GI:       // %bb.0: // %entry
 506 ; CHECK-GI-NEXT:    addv h0, v0.4h
 507 ; CHECK-GI-NEXT:    smov w0, v0.h[0]
 508 ; CHECK-GI-NEXT:    ret
 509 entry:
 510   %vaddv.i = tail call i32 @llvm.aarch64.neon.saddv.i32.v4i16(<4 x i16> %a)
 511   %0 = trunc i32 %vaddv.i to i16
 512   ret i16 %0
 513 }
 514
 515 define i8 @test_vaddvq_s8(<16 x i8> %a) {
 516 ; CHECK-SD-LABEL: test_vaddvq_s8:
 517 ; CHECK-SD:       // %bb.0: // %entry
 518 ; CHECK-SD-NEXT:    addv b0, v0.16b
 519 ; CHECK-SD-NEXT:    fmov w0, s0
 520 ; CHECK-SD-NEXT:    ret
 521 ;
 522 ; CHECK-GI-LABEL: test_vaddvq_s8:
 523 ; CHECK-GI:       // %bb.0: // %entry
 524 ; CHECK-GI-NEXT:    addv b0, v0.16b
 525 ; CHECK-GI-NEXT:    smov w0, v0.b[0]
 526 ; CHECK-GI-NEXT:    ret
 527 entry:
 528   %vaddv.i = tail call i32 @llvm.aarch64.neon.saddv.i32.v16i8(<16 x i8> %a)
 529   %0 = trunc i32 %vaddv.i to i8
 530   ret i8 %0
 531 }
 532
 533 define i16 @test_vaddvq_s16(<8 x i16> %a) {
 534 ; CHECK-SD-LABEL: test_vaddvq_s16:
 535 ; CHECK-SD:       // %bb.0: // %entry
 536 ; CHECK-SD-NEXT:    addv h0, v0.8h
 537 ; CHECK-SD-NEXT:    fmov w0, s0
 538 ; CHECK-SD-NEXT:    ret
 539 ;
 540 ; CHECK-GI-LABEL: test_vaddvq_s16:
 541 ; CHECK-GI:       // %bb.0: // %entry
 542 ; CHECK-GI-NEXT:    addv h0, v0.8h
 543 ; CHECK-GI-NEXT:    smov w0, v0.h[0]
 544 ; CHECK-GI-NEXT:    ret
 545 entry:
 546   %vaddv.i = tail call i32 @llvm.aarch64.neon.saddv.i32.v8i16(<8 x i16> %a)
 547   %0 = trunc i32 %vaddv.i to i16
 548   ret i16 %0
 549 }
 550
 551 define i32 @test_vaddvq_s32(<4 x i32> %a) {
 552 ; CHECK-LABEL: test_vaddvq_s32:
 553 ; CHECK:       // %bb.0: // %entry
 554 ; CHECK-NEXT:    addv s0, v0.4s
 555 ; CHECK-NEXT:    fmov w0, s0
 556 ; CHECK-NEXT:    ret
 557 entry:
 558   %vaddv.i = tail call i32 @llvm.aarch64.neon.saddv.i32.v4i32(<4 x i32> %a)
 559   ret i32 %vaddv.i
 560 }
 561
 562 define i8 @test_vaddvq_u8(<16 x i8> %a) {
 563 ; CHECK-SD-LABEL: test_vaddvq_u8:
 564 ; CHECK-SD:       // %bb.0: // %entry
 565 ; CHECK-SD-NEXT:    addv b0, v0.16b
 566 ; CHECK-SD-NEXT:    fmov w0, s0
 567 ; CHECK-SD-NEXT:    ret
 568 ;
 569 ; CHECK-GI-LABEL: test_vaddvq_u8:
 570 ; CHECK-GI:       // %bb.0: // %entry
 571 ; CHECK-GI-NEXT:    addv b0, v0.16b
 572 ; CHECK-GI-NEXT:    smov w0, v0.b[0]
 573 ; CHECK-GI-NEXT:    ret
 574 entry:
 575   %vaddv.i = tail call i32 @llvm.aarch64.neon.saddv.i32.v16i8(<16 x i8> %a)
 576   %0 = trunc i32 %vaddv.i to i8
 577   ret i8 %0
 578 }
 579
 580 define i16 @test_vaddvq_u16(<8 x i16> %a) {
 581 ; CHECK-SD-LABEL: test_vaddvq_u16:
 582 ; CHECK-SD:       // %bb.0: // %entry
 583 ; CHECK-SD-NEXT:    addv h0, v0.8h
 584 ; CHECK-SD-NEXT:    fmov w0, s0
 585 ; CHECK-SD-NEXT:    ret
 586 ;
 587 ; CHECK-GI-LABEL: test_vaddvq_u16:
 588 ; CHECK-GI:       // %bb.0: // %entry
 589 ; CHECK-GI-NEXT:    addv h0, v0.8h
 590 ; CHECK-GI-NEXT:    smov w0, v0.h[0]
 591 ; CHECK-GI-NEXT:    ret
 592 entry:
 593   %vaddv.i = tail call i32 @llvm.aarch64.neon.saddv.i32.v8i16(<8 x i16> %a)
 594   %0 = trunc i32 %vaddv.i to i16
 595   ret i16 %0
 596 }
 597
 598 define i32 @test_vaddvq_u32(<4 x i32> %a) {
 599 ; CHECK-LABEL: test_vaddvq_u32:
 600 ; CHECK:       // %bb.0: // %entry
 601 ; CHECK-NEXT:    addv s0, v0.4s
 602 ; CHECK-NEXT:    fmov w0, s0
 603 ; CHECK-NEXT:    ret
 604 entry:
 605   %vaddv.i = tail call i32 @llvm.aarch64.neon.saddv.i32.v4i32(<4 x i32> %a)
 606   ret i32 %vaddv.i
 607 }
 608
 609 define float @test_vmaxvq_f32(<4 x float> %a) {
 610 ; CHECK-LABEL: test_vmaxvq_f32:
 611 ; CHECK:       // %bb.0: // %entry
 612 ; CHECK-NEXT:    fmaxv s0, v0.4s
 613 ; CHECK-NEXT:    ret
 614 entry:
 615   %0 = call float @llvm.aarch64.neon.fmaxv.f32.v4f32(<4 x float> %a)
 616   ret float %0
 617 }
 618
 619 define float @test_vminvq_f32(<4 x float> %a) {
 620 ; CHECK-LABEL: test_vminvq_f32:
 621 ; CHECK:       // %bb.0: // %entry
 622 ; CHECK-NEXT:    fminv s0, v0.4s
 623 ; CHECK-NEXT:    ret
 624 entry:
 625   %0 = call float @llvm.aarch64.neon.fminv.f32.v4f32(<4 x float> %a)
 626   ret float %0
 627 }
 628
 629 define float @test_vmaxnmvq_f32(<4 x float> %a) {
 630 ; CHECK-LABEL: test_vmaxnmvq_f32:
 631 ; CHECK:       // %bb.0: // %entry
 632 ; CHECK-NEXT:    fmaxnmv s0, v0.4s
 633 ; CHECK-NEXT:    ret
 634 entry:
 635   %0 = call float @llvm.aarch64.neon.fmaxnmv.f32.v4f32(<4 x float> %a)
 636   ret float %0
 637 }
 638
 639 define float @test_vminnmvq_f32(<4 x float> %a) {
 640 ; CHECK-LABEL: test_vminnmvq_f32:
 641 ; CHECK:       // %bb.0: // %entry
 642 ; CHECK-NEXT:    fminnmv s0, v0.4s
 643 ; CHECK-NEXT:    ret
 644 entry:
 645   %0 = call float @llvm.aarch64.neon.fminnmv.f32.v4f32(<4 x float> %a)
 646   ret float %0
 647 }
 648