llvm/test/CodeGen/AArch64/expand-vector-rot.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc < %s -mtriple=aarch64-linux-android | FileCheck %s
   3
   4 declare <2 x i16> @llvm.fshl.v2i16(<2 x i16>, <2 x i16>, <2 x i16>)
   5
   6 define <2 x i16>  @rotlv2_16(<2 x i16> %vec2_16, <2 x i16> %shift) {
   7 ; CHECK-LABEL: rotlv2_16:
   8 ; CHECK:       // %bb.0:
   9 ; CHECK-NEXT:    movi v2.2s, #15
  10 ; CHECK-NEXT:    neg v3.2s, v1.2s
  11 ; CHECK-NEXT:    movi d4, #0x00ffff0000ffff
  12 ; CHECK-NEXT:    and v3.8b, v3.8b, v2.8b
  13 ; CHECK-NEXT:    and v4.8b, v0.8b, v4.8b
  14 ; CHECK-NEXT:    and v1.8b, v1.8b, v2.8b
  15 ; CHECK-NEXT:    neg v3.2s, v3.2s
  16 ; CHECK-NEXT:    ushl v0.2s, v0.2s, v1.2s
  17 ; CHECK-NEXT:    ushl v2.2s, v4.2s, v3.2s
  18 ; CHECK-NEXT:    orr v0.8b, v0.8b, v2.8b
  19 ; CHECK-NEXT:    ret
  20   %1 = call <2 x i16> @llvm.fshl.v2i16(<2 x i16> %vec2_16, <2 x i16> %vec2_16, <2 x i16> %shift)
  21   ret <2 x i16> %1
  22 }