[RISCV] Add shrinkwrap test cases showing gaps in current impl
[llvm-project.git] / llvm / test / CodeGen / AArch64 / fast-isel-int-ext5.ll
blob569874ac5cdc6b040604c84bd6e9fe8e33a91926
1 ; RUN: llc -mtriple=aarch64-apple-darwin -O0 -fast-isel -fast-isel-abort=1 -verify-machineinstrs < %s | FileCheck %s
3 ; CHECK-LABEL: int_ext_opt
4 define i64 @int_ext_opt(ptr %addr, i1 %c1, i1 %c2) {
5 entry:
6   %0 = load i8, ptr %addr
7   br i1 %c1, label %bb1, label %bb2
9 bb1:
10   %1 = zext i8 %0 to i64
11   br i1 %c2, label %bb2, label %exit
13 bb2:
14   %2 = phi i64 [1, %entry], [%1, %bb1]
15   ret i64 %2
17 exit:
18   ret i64 0