llvm/test/CodeGen/AArch64/fp8-sve-cvt-cvtlt.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py UTC_ARGS: --version 5
   2 ; RUN: llc -mattr=+sve2,+fp8 < %s | FileCheck %s
   3 ; RUN: llc -mattr=+sme2,+fp8 --force-streaming < %s | FileCheck %s
   4
   5 target triple = "aarch64-linux"
   6
   7 define <vscale x 8 x bfloat> @cvt1_bf16(<vscale x 16 x i8> %s) {
   8 ; CHECK-LABEL: cvt1_bf16:
   9 ; CHECK:       // %bb.0:
  10 ; CHECK-NEXT:    bf1cvt z0.h, z0.b
  11 ; CHECK-NEXT:    ret
  12     %r = call <vscale x 8 x bfloat> @llvm.aarch64.sve.fp8.cvt1.nxv8bf16(<vscale x 16 x i8> %s)
  13     ret <vscale x 8 x bfloat> %r
  14 }
  15
  16 define <vscale x 8 x bfloat> @cvt2_bf16(<vscale x 16 x i8> %s) {
  17 ; CHECK-LABEL: cvt2_bf16:
  18 ; CHECK:       // %bb.0:
  19 ; CHECK-NEXT:    bf2cvt z0.h, z0.b
  20 ; CHECK-NEXT:    ret
  21     %r = call <vscale x 8 x bfloat> @llvm.aarch64.sve.fp8.cvt2.nxv8bf16(<vscale x 16 x i8> %s)
  22     ret <vscale x 8 x bfloat> %r
  23 }
  24
  25 define <vscale x 8 x bfloat> @cvtlt1_bf16(<vscale x 16 x i8> %s) {
  26 ; CHECK-LABEL: cvtlt1_bf16:
  27 ; CHECK:       // %bb.0:
  28 ; CHECK-NEXT:    bf1cvtlt z0.h, z0.b
  29 ; CHECK-NEXT:    ret
  30     %r = call <vscale x 8 x bfloat> @llvm.aarch64.sve.fp8.cvtlt1.nxv8bf16(<vscale x 16 x i8> %s)
  31     ret <vscale x 8 x bfloat> %r
  32 }
  33
  34 define <vscale x 8 x bfloat> @cvtlt2_bf16(<vscale x 16 x i8> %s) {
  35 ; CHECK-LABEL: cvtlt2_bf16:
  36 ; CHECK:       // %bb.0:
  37 ; CHECK-NEXT:    bf2cvtlt z0.h, z0.b
  38 ; CHECK-NEXT:    ret
  39     %r = call <vscale x 8 x bfloat> @llvm.aarch64.sve.fp8.cvtlt2.nxv8bf16(<vscale x 16 x i8> %s)
  40     ret <vscale x 8 x bfloat> %r
  41 }
  42
  43 define <vscale x 8 x half> @cvt1_f16(<vscale x 16 x i8> %s) {
  44 ; CHECK-LABEL: cvt1_f16:
  45 ; CHECK:       // %bb.0:
  46 ; CHECK-NEXT:    f1cvt z0.h, z0.b
  47 ; CHECK-NEXT:    ret
  48     %r = call <vscale x 8 x half> @llvm.aarch64.sve.fp8.cvt1.nxv8f16(<vscale x 16 x i8> %s)
  49     ret <vscale x 8 x half> %r
  50 }
  51
  52 define <vscale x 8 x half> @cvt2_f16(<vscale x 16 x i8> %s) {
  53 ; CHECK-LABEL: cvt2_f16:
  54 ; CHECK:       // %bb.0:
  55 ; CHECK-NEXT:    f2cvt z0.h, z0.b
  56 ; CHECK-NEXT:    ret
  57     %r = call <vscale x 8 x half> @llvm.aarch64.sve.fp8.cvt2.nxv8f16(<vscale x 16 x i8> %s)
  58     ret <vscale x 8 x half> %r
  59 }
  60
  61
  62 define <vscale x 8 x half> @cvtlt1_f16(<vscale x 16 x i8> %s) {
  63 ; CHECK-LABEL: cvtlt1_f16:
  64 ; CHECK:       // %bb.0:
  65 ; CHECK-NEXT:    f1cvtlt z0.h, z0.b
  66 ; CHECK-NEXT:    ret
  67     %r = call <vscale x 8 x half> @llvm.aarch64.sve.fp8.cvtlt1.nxv8f16(<vscale x 16 x i8> %s)
  68     ret <vscale x 8 x half> %r
  69 }
  70
  71 define <vscale x 8 x half> @cvtlt2_f16(<vscale x 16 x i8> %s) {
  72 ; CHECK-LABEL: cvtlt2_f16:
  73 ; CHECK:       // %bb.0:
  74 ; CHECK-NEXT:    f2cvtlt z0.h, z0.b
  75 ; CHECK-NEXT:    ret
  76     %r = call <vscale x 8 x half> @llvm.aarch64.sve.fp8.cvtlt2.nxv8f16(<vscale x 16 x i8> %s)
  77     ret <vscale x 8 x half> %r
  78 }