llvm/test/CodeGen/AArch64/machine-cp-sub-reg.mir

   1 # NOTE: Assertions have been autogenerated by utils/update_mir_test_checks.py UTC_ARGS: --version 4
   2 # RUN: llc -o - %s --run-pass=machine-cp -mcp-use-is-copy-instr -mtriple=arm64-apple-macos --verify-machineinstrs | FileCheck %s
   3
   4 ---
   5 name: test
   6 tracksRegLiveness: true
   7 body:             |
   8   ; CHECK-LABEL: name: test
   9   ; CHECK: bb.0:
  10   ; CHECK-NEXT:   successors: %bb.1(0x80000000)
  11   ; CHECK-NEXT:   liveins: $w0
  12   ; CHECK-NEXT: {{  $}}
  13   ; CHECK-NEXT:   $w8 = ORRWrs $wzr, $w0, 0, implicit-def $x8
  14   ; CHECK-NEXT: {{  $}}
  15   ; CHECK-NEXT: bb.1:
  16   ; CHECK-NEXT:   liveins: $x8
  17   ; CHECK-NEXT: {{  $}}
  18   ; CHECK-NEXT:   $x0 = ADDXri $x8, 1, 0
  19   ; CHECK-NEXT:   RET undef $lr, implicit $x0
  20   bb.0:
  21     successors: %bb.1(0x80000000)
  22     liveins: $w0
  23
  24     $x8 = ORRXrs $xzr, $x0, 0, implicit $w0
  25     $w8 = ORRWrs $wzr, $w0, 0, implicit-def $x8
  26
  27   bb.1:
  28     liveins: $x8
  29     $x0 = ADDXri $x8, 1, 0
  30
  31     RET undef $lr, implicit $x0
  32 ...