llvm/test/CodeGen/AArch64/neon-mov.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc < %s -verify-machineinstrs -mtriple=aarch64-none-linux-gnu -mattr=+neon | FileCheck %s --check-prefixes=CHECK,CHECK-NOFP16,CHECK-NOFP16-SD
   3 ; RUN: llc < %s -verify-machineinstrs -mtriple=aarch64-none-linux-gnu -mattr=+neon,+fullfp16 | FileCheck %s --check-prefixes=CHECK,CHECK-FP16,CHECK-FP16-SD
   4 ; RUN: llc -mtriple=aarch64-none-linux-gnu -mattr=+neon -global-isel %s -o - | FileCheck %s --check-prefixes=CHECK,CHECK-NOFP16,CHECK-NOFP16-GI
   5 ; RUN: llc -mtriple=aarch64-none-linux-gnu -mattr=+neon,+fullfp16 -global-isel %s -o - | FileCheck %s --check-prefixes=CHECK,CHECK-FP16,CHECK-FP16-GI
   6
   7 define <8 x i8> @movi8b_0() {
   8 ; CHECK-LABEL: movi8b_0:
   9 ; CHECK:       // %bb.0:
  10 ; CHECK-NEXT:    movi v0.2d, #0000000000000000
  11 ; CHECK-NEXT:    ret
  12    ret <8 x i8> zeroinitializer
  13 }
  14
  15 define <8 x i8> @movi8b() {
  16 ; CHECK-LABEL: movi8b:
  17 ; CHECK:       // %bb.0:
  18 ; CHECK-NEXT:    movi v0.8b, #8
  19 ; CHECK-NEXT:    ret
  20    ret <8 x i8> <i8 8, i8 8, i8 8, i8 8, i8 8, i8 8, i8 8, i8 8>
  21 }
  22
  23 define <16 x i8> @movi16b_0() {
  24 ; CHECK-LABEL: movi16b_0:
  25 ; CHECK:       // %bb.0:
  26 ; CHECK-NEXT:    movi v0.2d, #0000000000000000
  27 ; CHECK-NEXT:    ret
  28    ret <16 x i8> zeroinitializer
  29 }
  30
  31 define <16 x i8> @movi16b() {
  32 ; CHECK-LABEL: movi16b:
  33 ; CHECK:       // %bb.0:
  34 ; CHECK-NEXT:    movi v0.16b, #8
  35 ; CHECK-NEXT:    ret
  36    ret <16 x i8> <i8 8, i8 8, i8 8, i8 8, i8 8, i8 8, i8 8, i8 8, i8 8, i8 8, i8 8, i8 8, i8 8, i8 8, i8 8, i8 8>
  37 }
  38
  39 define <2 x i32> @movi2s_0() {
  40 ; CHECK-LABEL: movi2s_0:
  41 ; CHECK:       // %bb.0:
  42 ; CHECK-NEXT:    movi v0.2d, #0000000000000000
  43 ; CHECK-NEXT:    ret
  44    ret <2 x i32> zeroinitializer
  45 }
  46
  47 define <2 x i32> @movi2s_lsl0() {
  48 ; CHECK-LABEL: movi2s_lsl0:
  49 ; CHECK:       // %bb.0:
  50 ; CHECK-NEXT:    movi d0, #0x0000ff000000ff
  51 ; CHECK-NEXT:    ret
  52    ret <2 x i32> <i32 255, i32 255>
  53 }
  54
  55 define <2 x i32> @movi2s_lsl8() {
  56 ; CHECK-LABEL: movi2s_lsl8:
  57 ; CHECK:       // %bb.0:
  58 ; CHECK-NEXT:    movi d0, #0x00ff000000ff00
  59 ; CHECK-NEXT:    ret
  60    ret <2 x i32> <i32 65280, i32 65280>
  61 }
  62
  63 define <2 x i32> @movi2s_lsl16() {
  64 ; CHECK-LABEL: movi2s_lsl16:
  65 ; CHECK:       // %bb.0:
  66 ; CHECK-NEXT:    movi d0, #0xff000000ff0000
  67 ; CHECK-NEXT:    ret
  68    ret <2 x i32> <i32 16711680, i32 16711680>
  69 }
  70
  71 define <2 x i32> @movi2s_lsl24() {
  72 ; CHECK-LABEL: movi2s_lsl24:
  73 ; CHECK:       // %bb.0:
  74 ; CHECK-NEXT:    movi d0, #0xff000000ff000000
  75 ; CHECK-NEXT:    ret
  76    ret <2 x i32> <i32 4278190080, i32 4278190080>
  77 }
  78
  79 define <4 x i32> @movi4s_0() {
  80 ; CHECK-LABEL: movi4s_0:
  81 ; CHECK:       // %bb.0:
  82 ; CHECK-NEXT:    movi v0.2d, #0000000000000000
  83 ; CHECK-NEXT:    ret
  84    ret <4 x i32> zeroinitializer
  85 }
  86
  87 define <4 x i32> @movi4s_lsl0() {
  88 ; CHECK-LABEL: movi4s_lsl0:
  89 ; CHECK:       // %bb.0:
  90 ; CHECK-NEXT:    movi v0.2d, #0x0000ff000000ff
  91 ; CHECK-NEXT:    ret
  92    ret <4 x i32> <i32 255, i32 255, i32 255, i32 255>
  93 }
  94
  95 define <4 x i32> @movi4s_lsl8() {
  96 ; CHECK-LABEL: movi4s_lsl8:
  97 ; CHECK:       // %bb.0:
  98 ; CHECK-NEXT:    movi v0.2d, #0x00ff000000ff00
  99 ; CHECK-NEXT:    ret
 100    ret <4 x i32> <i32 65280, i32 65280, i32 65280, i32 65280>
 101 }
 102
 103 define <4 x i32> @movi4s_lsl16() {
 104 ; CHECK-LABEL: movi4s_lsl16:
 105 ; CHECK:       // %bb.0:
 106 ; CHECK-NEXT:    movi v0.2d, #0xff000000ff0000
 107 ; CHECK-NEXT:    ret
 108    ret <4 x i32> <i32 16711680, i32 16711680, i32 16711680, i32 16711680>
 109 }
 110
 111 define <4 x i32> @movi4s_fneg() {
 112 ; CHECK-LABEL: movi4s_fneg:
 113 ; CHECK:       // %bb.0:
 114 ; CHECK-NEXT:    movi v0.4s, #240, lsl #8
 115 ; CHECK-NEXT:    fneg v0.4s, v0.4s
 116 ; CHECK-NEXT:    ret
 117    ret <4 x i32> <i32 2147545088, i32 2147545088, i32 2147545088, i32 2147545088>
 118 }
 119
 120 define <4 x i32> @movi4s_lsl24() {
 121 ; CHECK-LABEL: movi4s_lsl24:
 122 ; CHECK:       // %bb.0:
 123 ; CHECK-NEXT:    movi v0.2d, #0xff000000ff000000
 124 ; CHECK-NEXT:    ret
 125    ret <4 x i32> <i32 4278190080, i32 4278190080, i32 4278190080, i32 4278190080>
 126 }
 127
 128 define <4 x i16> @movi4h_lsl0() {
 129 ; CHECK-LABEL: movi4h_lsl0:
 130 ; CHECK:       // %bb.0:
 131 ; CHECK-NEXT:    movi d0, #0xff00ff00ff00ff
 132 ; CHECK-NEXT:    ret
 133    ret <4 x i16> <i16 255, i16 255, i16 255, i16 255>
 134 }
 135
 136 define <4 x i16> @movi4h_lsl8() {
 137 ; CHECK-LABEL: movi4h_lsl8:
 138 ; CHECK:       // %bb.0:
 139 ; CHECK-NEXT:    movi d0, #0xff00ff00ff00ff00
 140 ; CHECK-NEXT:    ret
 141    ret <4 x i16> <i16 65280, i16 65280, i16 65280, i16 65280>
 142 }
 143
 144 define <8 x i16> @movi8h_lsl0() {
 145 ; CHECK-LABEL: movi8h_lsl0:
 146 ; CHECK:       // %bb.0:
 147 ; CHECK-NEXT:    movi v0.2d, #0xff00ff00ff00ff
 148 ; CHECK-NEXT:    ret
 149    ret <8 x i16> <i16 255, i16 255, i16 255, i16 255, i16 255, i16 255, i16 255, i16 255>
 150 }
 151
 152 define <8 x i16> @movi8h_lsl8() {
 153 ; CHECK-LABEL: movi8h_lsl8:
 154 ; CHECK:       // %bb.0:
 155 ; CHECK-NEXT:    movi v0.2d, #0xff00ff00ff00ff00
 156 ; CHECK-NEXT:    ret
 157    ret <8 x i16> <i16 65280, i16 65280, i16 65280, i16 65280, i16 65280, i16 65280, i16 65280, i16 65280>
 158 }
 159
 160 define <8 x i16> @movi8h_fneg() {
 161 ; CHECK-NOFP16-SD-LABEL: movi8h_fneg:
 162 ; CHECK-NOFP16-SD:       // %bb.0:
 163 ; CHECK-NOFP16-SD-NEXT:    movi v0.8h, #127, lsl #8
 164 ; CHECK-NOFP16-SD-NEXT:    fneg v0.4s, v0.4s
 165 ; CHECK-NOFP16-SD-NEXT:    ret
 166 ;
 167 ; CHECK-FP16-SD-LABEL: movi8h_fneg:
 168 ; CHECK-FP16-SD:       // %bb.0:
 169 ; CHECK-FP16-SD-NEXT:    movi v0.8h, #127, lsl #8
 170 ; CHECK-FP16-SD-NEXT:    fneg v0.4s, v0.4s
 171 ; CHECK-FP16-SD-NEXT:    ret
 172 ;
 173 ; CHECK-NOFP16-GI-LABEL: movi8h_fneg:
 174 ; CHECK-NOFP16-GI:       // %bb.0:
 175 ; CHECK-NOFP16-GI-NEXT:    adrp x8, .LCPI19_0
 176 ; CHECK-NOFP16-GI-NEXT:    ldr q0, [x8, :lo12:.LCPI19_0]
 177 ; CHECK-NOFP16-GI-NEXT:    ret
 178 ;
 179 ; CHECK-FP16-GI-LABEL: movi8h_fneg:
 180 ; CHECK-FP16-GI:       // %bb.0:
 181 ; CHECK-FP16-GI-NEXT:    adrp x8, .LCPI19_0
 182 ; CHECK-FP16-GI-NEXT:    ldr q0, [x8, :lo12:.LCPI19_0]
 183 ; CHECK-FP16-GI-NEXT:    ret
 184    ret <8 x i16> <i16 32512, i16 65280, i16 32512, i16 65280, i16 32512, i16 65280, i16 32512, i16 65280>
 185 }
 186
 187
 188 define <2 x i32> @mvni2s_lsl0() {
 189 ; CHECK-LABEL: mvni2s_lsl0:
 190 ; CHECK:       // %bb.0:
 191 ; CHECK-NEXT:    mvni v0.2s, #16
 192 ; CHECK-NEXT:    ret
 193    ret <2 x i32> <i32 4294967279, i32 4294967279>
 194 }
 195
 196 define <2 x i32> @mvni2s_lsl8() {
 197 ; CHECK-LABEL: mvni2s_lsl8:
 198 ; CHECK:       // %bb.0:
 199 ; CHECK-NEXT:    mvni v0.2s, #16, lsl #8
 200 ; CHECK-NEXT:    ret
 201    ret <2 x i32> <i32 4294963199, i32 4294963199>
 202 }
 203
 204 define <2 x i32> @mvni2s_lsl16() {
 205 ; CHECK-LABEL: mvni2s_lsl16:
 206 ; CHECK:       // %bb.0:
 207 ; CHECK-NEXT:    mvni v0.2s, #16, lsl #16
 208 ; CHECK-NEXT:    ret
 209    ret <2 x i32> <i32 4293918719, i32 4293918719>
 210 }
 211
 212 define <2 x i32> @mvni2s_lsl24() {
 213 ; CHECK-LABEL: mvni2s_lsl24:
 214 ; CHECK:       // %bb.0:
 215 ; CHECK-NEXT:    mvni v0.2s, #16, lsl #24
 216 ; CHECK-NEXT:    ret
 217    ret <2 x i32> <i32 4026531839, i32 4026531839>
 218 }
 219
 220 define <4 x i32> @mvni4s_lsl0() {
 221 ; CHECK-LABEL: mvni4s_lsl0:
 222 ; CHECK:       // %bb.0:
 223 ; CHECK-NEXT:    mvni v0.4s, #16
 224 ; CHECK-NEXT:    ret
 225    ret <4 x i32> <i32 4294967279, i32 4294967279, i32 4294967279, i32 4294967279>
 226 }
 227
 228 define <4 x i32> @mvni4s_lsl8() {
 229 ; CHECK-LABEL: mvni4s_lsl8:
 230 ; CHECK:       // %bb.0:
 231 ; CHECK-NEXT:    mvni v0.4s, #16, lsl #8
 232 ; CHECK-NEXT:    ret
 233    ret <4 x i32> <i32 4294963199, i32 4294963199, i32 4294963199, i32 4294963199>
 234 }
 235
 236 define <4 x i32> @mvni4s_lsl16() {
 237 ; CHECK-LABEL: mvni4s_lsl16:
 238 ; CHECK:       // %bb.0:
 239 ; CHECK-NEXT:    mvni v0.4s, #16, lsl #16
 240 ; CHECK-NEXT:    ret
 241    ret <4 x i32> <i32 4293918719, i32 4293918719, i32 4293918719, i32 4293918719>
 242
 243 }
 244
 245 define <4 x i32> @mvni4s_lsl24() {
 246 ; CHECK-LABEL: mvni4s_lsl24:
 247 ; CHECK:       // %bb.0:
 248 ; CHECK-NEXT:    mvni v0.4s, #16, lsl #24
 249 ; CHECK-NEXT:    ret
 250    ret <4 x i32> <i32 4026531839, i32 4026531839, i32 4026531839, i32 4026531839>
 251 }
 252
 253
 254 define <4 x i16> @mvni4h_lsl0() {
 255 ; CHECK-LABEL: mvni4h_lsl0:
 256 ; CHECK:       // %bb.0:
 257 ; CHECK-NEXT:    mvni v0.4h, #16
 258 ; CHECK-NEXT:    ret
 259    ret <4 x i16> <i16 65519, i16 65519, i16 65519, i16 65519>
 260 }
 261
 262 define <4 x i16> @mvni4h_lsl8() {
 263 ; CHECK-LABEL: mvni4h_lsl8:
 264 ; CHECK:       // %bb.0:
 265 ; CHECK-NEXT:    mvni v0.4h, #16, lsl #8
 266 ; CHECK-NEXT:    ret
 267    ret <4 x i16> <i16 61439, i16 61439, i16 61439, i16 61439>
 268 }
 269
 270 define <8 x i16> @mvni8h_lsl0() {
 271 ; CHECK-LABEL: mvni8h_lsl0:
 272 ; CHECK:       // %bb.0:
 273 ; CHECK-NEXT:    mvni v0.8h, #16
 274 ; CHECK-NEXT:    ret
 275    ret <8 x i16> <i16 65519, i16 65519, i16 65519, i16 65519, i16 65519, i16 65519, i16 65519, i16 65519>
 276 }
 277
 278 define <8 x i16> @mvni8h_lsl8() {
 279 ; CHECK-LABEL: mvni8h_lsl8:
 280 ; CHECK:       // %bb.0:
 281 ; CHECK-NEXT:    mvni v0.8h, #16, lsl #8
 282 ; CHECK-NEXT:    ret
 283    ret <8 x i16> <i16 61439, i16 61439, i16 61439, i16 61439, i16 61439, i16 61439, i16 61439, i16 61439>
 284 }
 285
 286 define <8 x i16> @mvni8h_neg() {
 287 ; CHECK-NOFP16-SD-LABEL: mvni8h_neg:
 288 ; CHECK-NOFP16-SD:       // %bb.0:
 289 ; CHECK-NOFP16-SD-NEXT:    mov w8, #33008 // =0x80f0
 290 ; CHECK-NOFP16-SD-NEXT:    dup v0.8h, w8
 291 ; CHECK-NOFP16-SD-NEXT:    ret
 292 ;
 293 ; CHECK-FP16-LABEL: mvni8h_neg:
 294 ; CHECK-FP16:       // %bb.0:
 295 ; CHECK-FP16-NEXT:    movi v0.8h, #240
 296 ; CHECK-FP16-NEXT:    fneg v0.8h, v0.8h
 297 ; CHECK-FP16-NEXT:    ret
 298 ;
 299 ; CHECK-NOFP16-GI-LABEL: mvni8h_neg:
 300 ; CHECK-NOFP16-GI:       // %bb.0:
 301 ; CHECK-NOFP16-GI-NEXT:    adrp x8, .LCPI32_0
 302 ; CHECK-NOFP16-GI-NEXT:    ldr q0, [x8, :lo12:.LCPI32_0]
 303 ; CHECK-NOFP16-GI-NEXT:    ret
 304    ret <8 x i16> <i16 33008, i16 33008, i16 33008, i16 33008, i16 33008, i16 33008, i16 33008, i16 33008>
 305 }
 306
 307
 308 define <2 x i32> @movi2s_msl8(<2 x i32> %a) {
 309 ; CHECK-LABEL: movi2s_msl8:
 310 ; CHECK:       // %bb.0:
 311 ; CHECK-NEXT:    movi d0, #0x00ffff0000ffff
 312 ; CHECK-NEXT:    ret
 313         ret <2 x i32> <i32 65535, i32 65535>
 314 }
 315
 316 define <2 x i32> @movi2s_msl16() {
 317 ; CHECK-LABEL: movi2s_msl16:
 318 ; CHECK:       // %bb.0:
 319 ; CHECK-NEXT:    movi d0, #0xffffff00ffffff
 320 ; CHECK-NEXT:    ret
 321    ret <2 x i32> <i32 16777215, i32 16777215>
 322 }
 323
 324
 325 define <4 x i32> @movi4s_msl8() {
 326 ; CHECK-LABEL: movi4s_msl8:
 327 ; CHECK:       // %bb.0:
 328 ; CHECK-NEXT:    movi v0.2d, #0x00ffff0000ffff
 329 ; CHECK-NEXT:    ret
 330    ret <4 x i32> <i32 65535, i32 65535, i32 65535, i32 65535>
 331 }
 332
 333 define <4 x i32> @movi4s_msl16() {
 334 ; CHECK-LABEL: movi4s_msl16:
 335 ; CHECK:       // %bb.0:
 336 ; CHECK-NEXT:    movi v0.2d, #0xffffff00ffffff
 337 ; CHECK-NEXT:    ret
 338    ret <4 x i32> <i32 16777215, i32 16777215, i32 16777215, i32 16777215>
 339 }
 340
 341 define <2 x i32> @mvni2s_msl8() {
 342 ; CHECK-LABEL: mvni2s_msl8:
 343 ; CHECK:       // %bb.0:
 344 ; CHECK-NEXT:    mvni v0.2s, #16, msl #8
 345 ; CHECK-NEXT:    ret
 346    ret <2 x i32> <i32 18446744073709547264, i32 18446744073709547264>
 347 }
 348
 349 define <2 x i32> @mvni2s_msl16() {
 350 ; CHECK-LABEL: mvni2s_msl16:
 351 ; CHECK:       // %bb.0:
 352 ; CHECK-NEXT:    mvni v0.2s, #16, msl #16
 353 ; CHECK-NEXT:    ret
 354    ret <2 x i32> <i32 18446744073708437504, i32 18446744073708437504>
 355 }
 356
 357 define <4 x i32> @mvni4s_msl8() {
 358 ; CHECK-LABEL: mvni4s_msl8:
 359 ; CHECK:       // %bb.0:
 360 ; CHECK-NEXT:    mvni v0.4s, #16, msl #8
 361 ; CHECK-NEXT:    ret
 362    ret <4 x i32> <i32 18446744073709547264, i32 18446744073709547264, i32 18446744073709547264, i32 18446744073709547264>
 363 }
 364
 365 define <4 x i32> @mvni4s_msl16() {
 366 ; CHECK-LABEL: mvni4s_msl16:
 367 ; CHECK:       // %bb.0:
 368 ; CHECK-NEXT:    mvni v0.4s, #16, msl #16
 369 ; CHECK-NEXT:    ret
 370    ret <4 x i32> <i32 18446744073708437504, i32 18446744073708437504, i32 18446744073708437504, i32 18446744073708437504>
 371 }
 372
 373 define <2 x i64> @movi2d() {
 374 ; CHECK-LABEL: movi2d:
 375 ; CHECK:       // %bb.0:
 376 ; CHECK-NEXT:    movi v0.2d, #0xff0000ff0000ffff
 377 ; CHECK-NEXT:    ret
 378         ret <2 x i64> <i64 18374687574888349695, i64 18374687574888349695>
 379 }
 380
 381 define <1 x i64> @movid() {
 382 ; CHECK-NOFP16-SD-LABEL: movid:
 383 ; CHECK-NOFP16-SD:       // %bb.0:
 384 ; CHECK-NOFP16-SD-NEXT:    movi d0, #0xff0000ff0000ffff
 385 ; CHECK-NOFP16-SD-NEXT:    ret
 386 ;
 387 ; CHECK-FP16-SD-LABEL: movid:
 388 ; CHECK-FP16-SD:       // %bb.0:
 389 ; CHECK-FP16-SD-NEXT:    movi d0, #0xff0000ff0000ffff
 390 ; CHECK-FP16-SD-NEXT:    ret
 391 ;
 392 ; CHECK-NOFP16-GI-LABEL: movid:
 393 ; CHECK-NOFP16-GI:       // %bb.0:
 394 ; CHECK-NOFP16-GI-NEXT:    mov x8, #-72056494526300161 // =0xff0000ffffffffff
 395 ; CHECK-NOFP16-GI-NEXT:    movk x8, #0, lsl #16
 396 ; CHECK-NOFP16-GI-NEXT:    fmov d0, x8
 397 ; CHECK-NOFP16-GI-NEXT:    ret
 398 ;
 399 ; CHECK-FP16-GI-LABEL: movid:
 400 ; CHECK-FP16-GI:       // %bb.0:
 401 ; CHECK-FP16-GI-NEXT:    mov x8, #-72056494526300161 // =0xff0000ffffffffff
 402 ; CHECK-FP16-GI-NEXT:    movk x8, #0, lsl #16
 403 ; CHECK-FP16-GI-NEXT:    fmov d0, x8
 404 ; CHECK-FP16-GI-NEXT:    ret
 405         ret  <1 x i64> <i64 18374687574888349695>
 406 }
 407
 408 define <2 x float> @fmov2s_0() {
 409 ; CHECK-LABEL: fmov2s_0:
 410 ; CHECK:       // %bb.0:
 411 ; CHECK-NEXT:    movi v0.2d, #0000000000000000
 412 ; CHECK-NEXT:    ret
 413         ret <2 x float> zeroinitializer
 414 }
 415
 416 define <2 x float> @fmov2s() {
 417 ; CHECK-LABEL: fmov2s:
 418 ; CHECK:       // %bb.0:
 419 ; CHECK-NEXT:    fmov v0.2s, #-12.00000000
 420 ; CHECK-NEXT:    ret
 421         ret <2 x float> <float -1.2e1, float -1.2e1>
 422 }
 423
 424 define <2 x float> @fmov2s_neg0() {
 425 ; CHECK-LABEL: fmov2s_neg0:
 426 ; CHECK:       // %bb.0:
 427 ; CHECK-NEXT:    movi v0.2s, #128, lsl #24
 428 ; CHECK-NEXT:    ret
 429         ret <2 x float> <float -0.0, float -0.0>
 430 }
 431
 432 define <4 x float> @fmov4s_0() {
 433 ; CHECK-LABEL: fmov4s_0:
 434 ; CHECK:       // %bb.0:
 435 ; CHECK-NEXT:    movi v0.2d, #0000000000000000
 436 ; CHECK-NEXT:    ret
 437         ret <4 x float> zeroinitializer
 438 }
 439
 440 define <4 x float> @fmov4s() {
 441 ; CHECK-LABEL: fmov4s:
 442 ; CHECK:       // %bb.0:
 443 ; CHECK-NEXT:    fmov v0.4s, #-12.00000000
 444 ; CHECK-NEXT:    ret
 445         ret <4 x float> <float -1.2e1, float -1.2e1, float -1.2e1, float -1.2e1>
 446 }
 447
 448 define <4 x float> @fmov4s_neg0() {
 449 ; CHECK-LABEL: fmov4s_neg0:
 450 ; CHECK:       // %bb.0:
 451 ; CHECK-NEXT:    movi v0.4s, #128, lsl #24
 452 ; CHECK-NEXT:    ret
 453         ret <4 x float> <float -0.0, float -0.0, float -0.0, float -0.0>
 454 }
 455
 456 define <2 x double> @fmov2d_0() {
 457 ; CHECK-LABEL: fmov2d_0:
 458 ; CHECK:       // %bb.0:
 459 ; CHECK-NEXT:    movi v0.2d, #0000000000000000
 460 ; CHECK-NEXT:    ret
 461         ret <2 x double> zeroinitializer
 462 }
 463
 464 define <2 x double> @fmov2d() {
 465 ; CHECK-LABEL: fmov2d:
 466 ; CHECK:       // %bb.0:
 467 ; CHECK-NEXT:    fmov v0.2d, #-12.00000000
 468 ; CHECK-NEXT:    ret
 469         ret <2 x double> <double -1.2e1, double -1.2e1>
 470 }
 471
 472 define <2 x double> @fmov2d_neg0() {
 473 ; CHECK-LABEL: fmov2d_neg0:
 474 ; CHECK:       // %bb.0:
 475 ; CHECK-NEXT:    movi v0.2d, #0000000000000000
 476 ; CHECK-NEXT:    fneg v0.2d, v0.2d
 477 ; CHECK-NEXT:    ret
 478         ret <2 x double> <double -0.0, double -0.0>
 479 }
 480
 481 define <2 x i32> @movi1d_1() {
 482 ; CHECK-NOFP16-SD-LABEL: movi1d_1:
 483 ; CHECK-NOFP16-SD:       // %bb.0:
 484 ; CHECK-NOFP16-SD-NEXT:    movi d0, #0x00ffffffff0000
 485 ; CHECK-NOFP16-SD-NEXT:    ret
 486 ;
 487 ; CHECK-FP16-SD-LABEL: movi1d_1:
 488 ; CHECK-FP16-SD:       // %bb.0:
 489 ; CHECK-FP16-SD-NEXT:    movi d0, #0x00ffffffff0000
 490 ; CHECK-FP16-SD-NEXT:    ret
 491 ;
 492 ; CHECK-NOFP16-GI-LABEL: movi1d_1:
 493 ; CHECK-NOFP16-GI:       // %bb.0:
 494 ; CHECK-NOFP16-GI-NEXT:    adrp x8, .LCPI52_0
 495 ; CHECK-NOFP16-GI-NEXT:    ldr d0, [x8, :lo12:.LCPI52_0]
 496 ; CHECK-NOFP16-GI-NEXT:    ret
 497 ;
 498 ; CHECK-FP16-GI-LABEL: movi1d_1:
 499 ; CHECK-FP16-GI:       // %bb.0:
 500 ; CHECK-FP16-GI-NEXT:    adrp x8, .LCPI52_0
 501 ; CHECK-FP16-GI-NEXT:    ldr d0, [x8, :lo12:.LCPI52_0]
 502 ; CHECK-FP16-GI-NEXT:    ret
 503   ret <2 x i32> <i32  -65536, i32 65535>
 504 }
 505
 506
 507 declare <2 x i32> @test_movi1d(<2 x i32>, <2 x i32>)
 508 define <2 x i32> @movi1d() {
 509 ; CHECK-NOFP16-SD-LABEL: movi1d:
 510 ; CHECK-NOFP16-SD:       // %bb.0:
 511 ; CHECK-NOFP16-SD-NEXT:    movi d1, #0x00ffffffff0000
 512 ; CHECK-NOFP16-SD-NEXT:    adrp x8, .LCPI53_0
 513 ; CHECK-NOFP16-SD-NEXT:    ldr d0, [x8, :lo12:.LCPI53_0]
 514 ; CHECK-NOFP16-SD-NEXT:    b test_movi1d
 515 ;
 516 ; CHECK-FP16-SD-LABEL: movi1d:
 517 ; CHECK-FP16-SD:       // %bb.0:
 518 ; CHECK-FP16-SD-NEXT:    movi d1, #0x00ffffffff0000
 519 ; CHECK-FP16-SD-NEXT:    adrp x8, .LCPI53_0
 520 ; CHECK-FP16-SD-NEXT:    ldr d0, [x8, :lo12:.LCPI53_0]
 521 ; CHECK-FP16-SD-NEXT:    b test_movi1d
 522 ;
 523 ; CHECK-NOFP16-GI-LABEL: movi1d:
 524 ; CHECK-NOFP16-GI:       // %bb.0:
 525 ; CHECK-NOFP16-GI-NEXT:    adrp x8, .LCPI53_1
 526 ; CHECK-NOFP16-GI-NEXT:    adrp x9, .LCPI53_0
 527 ; CHECK-NOFP16-GI-NEXT:    ldr d0, [x8, :lo12:.LCPI53_1]
 528 ; CHECK-NOFP16-GI-NEXT:    ldr d1, [x9, :lo12:.LCPI53_0]
 529 ; CHECK-NOFP16-GI-NEXT:    b test_movi1d
 530 ;
 531 ; CHECK-FP16-GI-LABEL: movi1d:
 532 ; CHECK-FP16-GI:       // %bb.0:
 533 ; CHECK-FP16-GI-NEXT:    adrp x8, .LCPI53_1
 534 ; CHECK-FP16-GI-NEXT:    adrp x9, .LCPI53_0
 535 ; CHECK-FP16-GI-NEXT:    ldr d0, [x8, :lo12:.LCPI53_1]
 536 ; CHECK-FP16-GI-NEXT:    ldr d1, [x9, :lo12:.LCPI53_0]
 537 ; CHECK-FP16-GI-NEXT:    b test_movi1d
 538   %1 = tail call <2 x i32> @test_movi1d(<2 x i32> <i32 -2147483648, i32 2147450880>, <2 x i32> <i32 -65536, i32 65535>)
 539   ret <2 x i32> %1
 540 }
 541 ;; NOTE: These prefixes are unused and the list is autogenerated. Do not add tests below this line:
 542 ; CHECK-NOFP16: {{.*}}