llvm/test/CodeGen/AArch64/sve-knownbits.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc -mtriple=aarch64-linux-gnu -mattr=+sve -verify-machineinstrs < %s | FileCheck %s
   3
   4 define <vscale x 8 x i16> @test_knownzero(<vscale x 8 x i16> %x) {
   5 ; CHECK-LABEL: test_knownzero:
   6 ; CHECK:       // %bb.0:
   7 ; CHECK-NEXT:    mov z0.h, #0 // =0x0
   8 ; CHECK-NEXT:    ret
   9   %a1 = shl <vscale x 8 x i16> %x, splat (i16 8)
  10   %a2 = and <vscale x 8 x i16> %a1, splat (i16 8)
  11   ret <vscale x 8 x i16> %a2
  12 }
  13
  14 define <vscale x 4 x i32> @asrlsr(<vscale x 4 x i64> %va) {
  15 ; CHECK-LABEL: asrlsr:
  16 ; CHECK:       // %bb.0:
  17 ; CHECK-NEXT:    lsr z1.d, z1.d, #15
  18 ; CHECK-NEXT:    lsr z0.d, z0.d, #15
  19 ; CHECK-NEXT:    uzp1 z0.s, z0.s, z1.s
  20 ; CHECK-NEXT:    ret
  21   %vb = zext <vscale x 4 x i32> splat(i32 15) to <vscale x 4 x i64>
  22   %x = ashr <vscale x 4 x i64> %va, %vb
  23   %y = trunc <vscale x 4 x i64> %x to <vscale x 4 x i32>
  24   ret <vscale x 4 x i32> %y
  25 }