llvm/test/CodeGen/AArch64/sve2-intrinsics-crypto.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc -mtriple=aarch64-linux-gnu -mattr=+sve2-aes,+sve2-sha3,+sve2-sm4 < %s | FileCheck %s
   3 ; RUN: llc -mtriple=aarch64-linux-gnu -mattr=+sve2,+sve-aes,+sve2-sha3,+sve2-sm4 < %s | FileCheck %s
   4
   5 ;
   6 ; AESD
   7 ;
   8
   9 define <vscale x 16 x i8> @aesd_i8(<vscale x 16 x i8> %a, <vscale x 16 x i8> %b) {
  10 ; CHECK-LABEL: aesd_i8:
  11 ; CHECK:       // %bb.0:
  12 ; CHECK-NEXT:    aesd z0.b, z0.b, z1.b
  13 ; CHECK-NEXT:    ret
  14   %out = call <vscale x 16 x i8> @llvm.aarch64.sve.aesd(<vscale x 16 x i8> %a,
  15                                                         <vscale x 16 x i8> %b)
  16   ret <vscale x 16 x i8> %out
  17 }
  18
  19 ;
  20 ; AESIMC
  21 ;
  22
  23 define <vscale x 16 x i8> @aesimc_i8(<vscale x 16 x i8> %a) {
  24 ; CHECK-LABEL: aesimc_i8:
  25 ; CHECK:       // %bb.0:
  26 ; CHECK-NEXT:    aesimc z0.b, z0.b
  27 ; CHECK-NEXT:    ret
  28   %out = call <vscale x 16 x i8> @llvm.aarch64.sve.aesimc(<vscale x 16 x i8> %a)
  29   ret <vscale x 16 x i8> %out
  30 }
  31
  32 ;
  33 ; AESE
  34 ;
  35
  36 define <vscale x 16 x i8> @aese_i8(<vscale x 16 x i8> %a, <vscale x 16 x i8> %b) {
  37 ; CHECK-LABEL: aese_i8:
  38 ; CHECK:       // %bb.0:
  39 ; CHECK-NEXT:    aese z0.b, z0.b, z1.b
  40 ; CHECK-NEXT:    ret
  41   %out = call <vscale x 16 x i8> @llvm.aarch64.sve.aese(<vscale x 16 x i8> %a,
  42                                                         <vscale x 16 x i8> %b)
  43   ret <vscale x 16 x i8> %out
  44 }
  45
  46 ;
  47 ; AESMC
  48 ;
  49
  50 define <vscale x 16 x i8> @aesmc_i8(<vscale x 16 x i8> %a) {
  51 ; CHECK-LABEL: aesmc_i8:
  52 ; CHECK:       // %bb.0:
  53 ; CHECK-NEXT:    aesmc z0.b, z0.b
  54 ; CHECK-NEXT:    ret
  55   %out = call <vscale x 16 x i8> @llvm.aarch64.sve.aesmc(<vscale x 16 x i8> %a)
  56   ret <vscale x 16 x i8> %out
  57 }
  58
  59 ;
  60 ; RAX1
  61 ;
  62
  63 define <vscale x 2 x i64> @rax1_i64(<vscale x 2 x i64> %a, <vscale x 2 x i64> %b) {
  64 ; CHECK-LABEL: rax1_i64:
  65 ; CHECK:       // %bb.0:
  66 ; CHECK-NEXT:    rax1 z0.d, z0.d, z1.d
  67 ; CHECK-NEXT:    ret
  68   %out = call <vscale x 2 x i64> @llvm.aarch64.sve.rax1(<vscale x 2 x i64> %a,
  69                                                         <vscale x 2 x i64> %b)
  70   ret <vscale x 2 x i64> %out
  71 }
  72
  73 ;
  74 ; SM4E
  75 ;
  76
  77 define <vscale x 4 x i32> @sm4e_i32(<vscale x 4 x i32> %a, <vscale x 4 x i32> %b) {
  78 ; CHECK-LABEL: sm4e_i32:
  79 ; CHECK:       // %bb.0:
  80 ; CHECK-NEXT:    sm4e z0.s, z0.s, z1.s
  81 ; CHECK-NEXT:    ret
  82   %out = call <vscale x 4 x i32> @llvm.aarch64.sve.sm4e(<vscale x 4 x i32> %a,
  83                                                         <vscale x 4 x i32> %b)
  84   ret <vscale x 4 x i32> %out
  85 }
  86
  87 ;
  88 ; SM4EKEY
  89 ;
  90
  91 define <vscale x 4 x i32> @sm4ekey_i32(<vscale x 4 x i32> %a, <vscale x 4 x i32> %b) {
  92 ; CHECK-LABEL: sm4ekey_i32:
  93 ; CHECK:       // %bb.0:
  94 ; CHECK-NEXT:    sm4ekey z0.s, z0.s, z1.s
  95 ; CHECK-NEXT:    ret
  96   %out = call <vscale x 4 x i32> @llvm.aarch64.sve.sm4ekey(<vscale x 4 x i32> %a,
  97                                                            <vscale x 4 x i32> %b)
  98   ret <vscale x 4 x i32> %out
  99 }
 100
 101
 102 declare <vscale x 16 x i8> @llvm.aarch64.sve.aesd(<vscale x 16 x i8>, <vscale x 16 x i8>)
 103 declare <vscale x 16 x i8> @llvm.aarch64.sve.aesimc(<vscale x 16 x i8>)
 104 declare <vscale x 16 x i8> @llvm.aarch64.sve.aese(<vscale x 16 x i8>, <vscale x 16 x i8>)
 105 declare <vscale x 16 x i8> @llvm.aarch64.sve.aesmc(<vscale x 16 x i8>)
 106 declare <vscale x 2 x i64> @llvm.aarch64.sve.rax1(<vscale x 2 x i64>, <vscale x 2 x i64>)
 107 declare <vscale x 4 x i32> @llvm.aarch64.sve.sm4e(<vscale x 4 x i32>, <vscale x 4 x i32>)
 108 declare <vscale x 4 x i32> @llvm.aarch64.sve.sm4ekey(<vscale x 4 x i32>, <vscale x 4 x i32>)