llvm/test/CodeGen/AArch64/sve2p1-intrinsics-bfmla_lane.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc -mtriple=aarch64-linux-gnu -mattr=+sve2p1 -mattr=+sve-b16b16 -verify-machineinstrs < %s | FileCheck %s
   3
   4 define <vscale x 8 x bfloat> @bfmla_lane_idx1(<vscale x 8 x bfloat> %a, <vscale x 8 x bfloat> %b, <vscale x 8 x bfloat> %c){
   5 ; CHECK-LABEL: bfmla_lane_idx1:
   6 ; CHECK:       // %bb.0:
   7 ; CHECK-NEXT:    bfmla z0.h, z1.h, z2.h[1]
   8 ; CHECK-NEXT:    ret
   9   %res = call <vscale x 8 x bfloat> @llvm.aarch64.sve.fmla.lane.nxv8bf16(<vscale x 8 x bfloat> %a, <vscale x 8 x bfloat> %b, <vscale x 8 x bfloat> %c, i32 1)
  10   ret <vscale x 8 x bfloat> %res
  11 }
  12
  13 define <vscale x 8 x bfloat> @bfmla_lane_idx3(<vscale x 8 x bfloat> %a, <vscale x 8 x bfloat> %b, <vscale x 8 x bfloat> %c){
  14 ; CHECK-LABEL: bfmla_lane_idx3:
  15 ; CHECK:       // %bb.0:
  16 ; CHECK-NEXT:    bfmla z0.h, z1.h, z2.h[3]
  17 ; CHECK-NEXT:    ret
  18   %res = call <vscale x 8 x bfloat> @llvm.aarch64.sve.fmla.lane.nxv8bf16(<vscale x 8 x bfloat> %a, <vscale x 8 x bfloat> %b, <vscale x 8 x bfloat> %c, i32 3)
  19   ret <vscale x 8 x bfloat> %res
  20 }
  21
  22 define <vscale x 8 x bfloat> @bfmla_lane_idx7(<vscale x 8 x bfloat> %a, <vscale x 8 x bfloat> %b, <vscale x 8 x bfloat> %c){
  23 ; CHECK-LABEL: bfmla_lane_idx7:
  24 ; CHECK:       // %bb.0:
  25 ; CHECK-NEXT:    bfmla z0.h, z1.h, z2.h[7]
  26 ; CHECK-NEXT:    ret
  27   %res = call <vscale x 8 x bfloat> @llvm.aarch64.sve.fmla.lane.nxv8bf16(<vscale x 8 x bfloat> %a, <vscale x 8 x bfloat> %b, <vscale x 8 x bfloat> %c, i32 7)
  28   ret <vscale x 8 x bfloat> %res
  29 }
  30
  31 declare <vscale x 8 x bfloat> @llvm.aarch64.sve.fmla.lane.nxv8bf16(<vscale x 8 x bfloat>, <vscale x 8 x bfloat>, <vscale x 8 x bfloat>, i32)