llvm/test/CodeGen/AArch64/sve2p1-intrinsics-pmov-to-vector.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py UTC_ARGS: --version 2
   2 ; RUN: llc -mtriple=aarch64-linux-gnu -mattr=+sve2p1 < %s | FileCheck %s
   3
   4 ; Merge
   5
   6 define <vscale x 8 x i16> @test_pmov_to_vector_i16(<vscale x 8 x i16> %zn, <vscale x 8 x i1> %pn) {
   7 ; CHECK-LABEL: test_pmov_to_vector_i16:
   8 ; CHECK:       // %bb.0: // %entry
   9 ; CHECK-NEXT:    pmov z0[1], p0.h
  10 ; CHECK-NEXT:    ret
  11   entry:
  12   %res = call <vscale x 8 x i16> @llvm.aarch64.sve.pmov.to.vector.lane.merging.nxv8i16(<vscale x 8 x i16> %zn, <vscale x 8 x i1> %pn, i32 1)
  13   ret <vscale x 8 x i16> %res
  14 }
  15
  16 define <vscale x 4 x i32> @test_pmov_to_vector_i32(<vscale x 4 x i32> %zn, <vscale x 4 x i1> %pn) {
  17 ; CHECK-LABEL: test_pmov_to_vector_i32:
  18 ; CHECK:       // %bb.0: // %entry
  19 ; CHECK-NEXT:    pmov z0[3], p0.s
  20 ; CHECK-NEXT:    ret
  21   entry:
  22   %res = call <vscale x 4 x i32> @llvm.aarch64.sve.pmov.to.vector.lane.merging.nxv4i32(<vscale x 4 x i32> %zn, <vscale x 4 x i1> %pn, i32 3)
  23   ret <vscale x 4 x i32> %res
  24 }
  25
  26 define <vscale x 2 x i64> @test_pmov_to_vector_i64(<vscale x 2 x i64> %zn, <vscale x 2 x i1> %pn) {
  27 ; CHECK-LABEL: test_pmov_to_vector_i64:
  28 ; CHECK:       // %bb.0: // %entry
  29 ; CHECK-NEXT:    pmov z0[7], p0.d
  30 ; CHECK-NEXT:    ret
  31   entry:
  32   %res = call <vscale x 2 x i64> @llvm.aarch64.sve.pmov.to.vector.lane.merging.nxv2i64(<vscale x 2 x i64> %zn, <vscale x 2 x i1> %pn, i32 7)
  33   ret <vscale x 2 x i64> %res
  34 }
  35
  36
  37 ; Zero
  38
  39 define <vscale x 16 x i8> @test_pmov_to_vector_zero_i8(<vscale x 16 x i1> %pn) {
  40 ; CHECK-LABEL: test_pmov_to_vector_zero_i8:
  41 ; CHECK:       // %bb.0: // %entry
  42 ; CHECK-NEXT:    pmov z0, p0.b
  43 ; CHECK-NEXT:    ret
  44   entry:
  45   %res = call <vscale x 16 x i8> @llvm.aarch64.sve.pmov.to.vector.lane.zeroing.nxv16i8(<vscale x 16 x i1> %pn)
  46   ret <vscale x 16 x i8> %res
  47 }
  48
  49 define <vscale x 8 x i16> @test_pmov_to_vector_zero_i16(<vscale x 8 x i1> %pn) {
  50 ; CHECK-LABEL: test_pmov_to_vector_zero_i16:
  51 ; CHECK:       // %bb.0: // %entry
  52 ; CHECK-NEXT:    pmov z0[0], p0.h
  53 ; CHECK-NEXT:    ret
  54   entry:
  55   %res = call <vscale x 8 x i16> @llvm.aarch64.sve.pmov.to.vector.lane.zeroing.nxv8i16(<vscale x 8 x i1> %pn)
  56   ret <vscale x 8 x i16> %res
  57 }
  58
  59 define <vscale x 4 x i32> @test_pmov_to_vector_zero_i32(<vscale x 4 x i1> %pn) {
  60 ; CHECK-LABEL: test_pmov_to_vector_zero_i32:
  61 ; CHECK:       // %bb.0: // %entry
  62 ; CHECK-NEXT:    pmov z0[0], p0.s
  63 ; CHECK-NEXT:    ret
  64   entry:
  65   %res = call <vscale x 4 x i32> @llvm.aarch64.sve.pmov.to.vector.lane.zeroing.nxv4i32(<vscale x 4 x i1> %pn)
  66   ret <vscale x 4 x i32> %res
  67 }
  68
  69 define <vscale x 2 x i64> @test_pmov_to_vector_zero_i64(<vscale x 2 x i1> %pn) {
  70 ; CHECK-LABEL: test_pmov_to_vector_zero_i64:
  71 ; CHECK:       // %bb.0: // %entry
  72 ; CHECK-NEXT:    pmov z0[0], p0.d
  73 ; CHECK-NEXT:    ret
  74   entry:
  75   %res = call <vscale x 2 x i64> @llvm.aarch64.sve.pmov.to.vector.lane.zeroing.nxv2i64(<vscale x 2 x i1> %pn)
  76   ret <vscale x 2 x i64> %res
  77 }
  78
  79 declare <vscale x 8 x i16> @llvm.aarch64.sve.pmov.to.vector.lane.merging.nxv8i16(<vscale x 8 x i16>, <vscale x 8 x i1>, i32)
  80 declare <vscale x 4 x i32> @llvm.aarch64.sve.pmov.to.vector.lane.merging.nxv4i32(<vscale x 4 x i32>, <vscale x 4 x i1>, i32)
  81 declare <vscale x 2 x i64> @llvm.aarch64.sve.pmov.to.vector.lane.merging.nxv2i64(<vscale x 2 x i64>, <vscale x 2 x i1>, i32)
  82
  83 declare <vscale x 16 x i8> @llvm.aarch64.sve.pmov.to.vector.lane.zeroing.nxv16i8(<vscale x 16 x i1>)
  84 declare <vscale x 8 x i16> @llvm.aarch64.sve.pmov.to.vector.lane.zeroing.nxv8i16(<vscale x 8 x i1>)
  85 declare <vscale x 4 x i32> @llvm.aarch64.sve.pmov.to.vector.lane.zeroing.nxv4i32(<vscale x 4 x i1>)
  86 declare <vscale x 2 x i64> @llvm.aarch64.sve.pmov.to.vector.lane.zeroing.nxv2i64(<vscale x 2 x i1>)