[RISCV] Use RISCVSubtarget::is64Bit() instead of hasFeature(RISCV::Feature64Bit)...
[llvm-project.git] / llvm / test / CodeGen / AMDGPU / amdpal-gs.ll
blob9f5eb3927c489214ddd2d5a2b40158b1fdf46e9b
1 ; RUN: llc -mtriple=amdgcn--amdpal -verify-machineinstrs < %s | FileCheck -check-prefix=GCN %s
2 ; RUN: llc -mtriple=amdgcn--amdpal -mcpu=tonga -verify-machineinstrs < %s | FileCheck -check-prefix=GCN %s
3 ; RUN: llc -mtriple=amdgcn--amdpal -mcpu=gfx900 -verify-machineinstrs < %s | FileCheck -check-prefix=GCN -enable-var-scope %s
5 ; GCN-LABEL: {{^}}gs_amdpal:
6 ; GCN:         .amdgpu_pal_metadata
7 ; GCN-NEXT: ---
8 ; GCN-NEXT: amdpal.pipelines:
9 ; GCN-NEXT:   - .hardware_stages:
10 ; GCN-NEXT:       .gs:
11 ; GCN-NEXT:         .entry_point:    gs_amdpal
12 ; GCN-NEXT:         .scratch_memory_size: 0
13 ; GCN:     .registers:
14 ; GCN-NEXT:       '0x2c8a (SPI_SHADER_PGM_RSRC1_GS)': 0
15 ; GCN-NEXT:       '0x2c8b (SPI_SHADER_PGM_RSRC2_GS)': 0
16 ; GCN-NEXT: ...
17 ; GCN-NEXT:         .end_amdgpu_pal_metadata
18 define amdgpu_gs half @gs_amdpal(half %arg0) {
19   %add = fadd half %arg0, 1.0
20   ret half %add