llvm/test/CodeGen/AMDGPU/else.ll

   1 ; RUN: llc -mtriple=amdgcn -mcpu=verde -verify-machineinstrs < %s | FileCheck %s
   2 ; RUN: llc -mtriple=amdgcn -mcpu=tonga -verify-machineinstrs < %s | FileCheck %s
   3
   4 ; CHECK-LABEL: {{^}}else_no_execfix:
   5 ; CHECK: ; %Flow
   6 ; CHECK-NEXT: s_andn2_saveexec_b64 [[DST:s\[[0-9]+:[0-9]+\]]], [[DST]]
   7 define amdgpu_ps float @else_no_execfix(i32 %z, float %v) #0 {
   8 main_body:
   9   %cc = icmp sgt i32 %z, 5
  10   br i1 %cc, label %if, label %else
  11
  12 if:
  13   %v.if = fmul float %v, 2.0
  14   br label %end
  15
  16 else:
  17   %v.else = fmul float %v, 3.0
  18   br label %end
  19
  20 end:
  21   %r = phi float [ %v.if, %if ], [ %v.else, %else ]
  22   ret float %r
  23 }
  24
  25 ; CHECK-LABEL: {{^}}else_execfix_leave_wqm:
  26 ; CHECK: ; %bb.0:
  27 ; CHECK-NEXT: s_mov_b64 [[INIT_EXEC:s\[[0-9]+:[0-9]+\]]], exec
  28 ; CHECK: ; %Flow
  29 ; CHECK-NEXT: s_or_saveexec_b64 [[DST:s\[[0-9]+:[0-9]+\]]],
  30 ; CHECK-NEXT: s_and_b64 exec, exec, [[INIT_EXEC]]
  31 ; CHECK-NEXT: s_and_b64 [[AND_INIT:s\[[0-9]+:[0-9]+\]]], exec, [[DST]]
  32 ; CHECK-NEXT: s_xor_b64 exec, exec, [[AND_INIT]]
  33 define amdgpu_ps void @else_execfix_leave_wqm(i32 %z, float %v) #0 {
  34 main_body:
  35   %cc = icmp sgt i32 %z, 5
  36   br i1 %cc, label %if, label %else
  37
  38 if:
  39   %v.if = fmul float %v, 2.0
  40   br label %end
  41
  42 else:
  43   %c = fmul float %v, 3.0
  44   %tex = call <4 x float> @llvm.amdgcn.image.sample.1d.v4f32.f32(i32 15, float %c, <8 x i32> undef, <4 x i32> undef, i1 0, i32 0, i32 0)
  45   %v.else = extractelement <4 x float> %tex, i32 0
  46   br label %end
  47
  48 end:
  49   %r = phi float [ %v.if, %if ], [ %v.else, %else ]
  50   call void @llvm.amdgcn.raw.ptr.buffer.store.f32(float %r, ptr addrspace(8) undef, i32 0, i32 0, i32 0)
  51   ret void
  52 }
  53
  54 declare void @llvm.amdgcn.raw.ptr.buffer.store.f32(float, ptr addrspace(8), i32, i32, i32 immarg) #1
  55 declare <4 x float> @llvm.amdgcn.image.sample.1d.v4f32.f32(i32 immarg, float, <8 x i32>, <4 x i32>, i1 immarg, i32 immarg, i32 immarg) #2
  56
  57 attributes #0 = { nounwind }
  58 attributes #1 = { nounwind writeonly }
  59 attributes #2 = { nounwind readonly }