llvm/test/CodeGen/AMDGPU/fix-sgpr-copies-f16-true16.mir

   1 # NOTE: Assertions have been autogenerated by utils/update_mir_test_checks.py UTC_ARGS: --version 3
   2 # RUN: llc -mtriple=amdgcn -mcpu=gfx1100 -mattr=+real-true16 -run-pass=si-fix-sgpr-copies -verify-machineinstrs -o - %s | FileCheck --check-prefixes=GCN %s
   3 #
   4
   5 ---
   6 name:            cmp_f16
   7 body:             |
   8   bb.0.entry:
   9     ; GCN-LABEL: name: cmp_f16
  10     ; GCN: [[DEF:%[0-9]+]]:vgpr_16 = IMPLICIT_DEF
  11     ; GCN-NEXT: [[DEF1:%[0-9]+]]:sreg_32 = IMPLICIT_DEF
  12     ; GCN-NEXT: [[V_CVT_F16_U16_t16_e64_:%[0-9]+]]:vgpr_16 = V_CVT_F16_U16_t16_e64 0, [[DEF]], 0, 0, 0, implicit $mode, implicit $exec
  13     ; GCN-NEXT: [[COPY:%[0-9]+]]:vgpr_32 = COPY [[V_CVT_F16_U16_t16_e64_]]
  14     ; GCN-NEXT: [[V_CMP_LT_F16_t16_e64_:%[0-9]+]]:sreg_32_xm0_xexec = nofpexcept V_CMP_LT_F16_t16_e64 0, killed [[COPY]], 0, [[DEF1]], 0, implicit $mode, implicit $exec
  15     ; GCN-NEXT: [[V_CNDMASK_B32_e64_:%[0-9]+]]:vgpr_32 = V_CNDMASK_B32_e64 0, 0, 0, -1, killed [[V_CMP_LT_F16_t16_e64_]], implicit $exec
  16     %0:vgpr_16 = IMPLICIT_DEF
  17     %1:sreg_32 = IMPLICIT_DEF
  18     %2:vgpr_16 = V_CVT_F16_U16_t16_e64 0, %0:vgpr_16, 0, 0, 0, implicit $mode, implicit $exec
  19     %3:sreg_32 = COPY %2:vgpr_16
  20     nofpexcept S_CMP_LT_F16 killed %3:sreg_32, %1:sreg_32, implicit-def $scc, implicit $mode
  21     %4:sreg_32_xm0_xexec = COPY $scc
  22     %5:vgpr_32 = V_CNDMASK_B32_e64 0, 0, 0, -1, killed %4, implicit $exec
  23 ...
  24
  25 ---
  26 name:            cvt_hi_f32_f16
  27 body:             |
  28   bb.0:
  29     ; GCN-LABEL: name: cvt_hi_f32_f16
  30     ; GCN: [[DEF:%[0-9]+]]:vgpr_16 = IMPLICIT_DEF
  31     ; GCN-NEXT: [[V_CVT_F16_U16_t16_e64_:%[0-9]+]]:vgpr_16 = V_CVT_F16_U16_t16_e64 0, [[DEF]], 0, 0, 0, implicit $mode, implicit $exec
  32     ; GCN-NEXT: [[COPY:%[0-9]+]]:vgpr_32 = COPY [[V_CVT_F16_U16_t16_e64_]]
  33     ; GCN-NEXT: [[COPY1:%[0-9]+]]:vgpr_32 = COPY [[COPY]]
  34     ; GCN-NEXT: [[V_CVT_F32_F16_t16_e64_:%[0-9]+]]:vgpr_32 = V_CVT_F32_F16_t16_e64 0, [[COPY1]].hi16, 0, 0, 0, implicit $mode, implicit $exec
  35     %0:vgpr_16 = IMPLICIT_DEF
  36     %1:vgpr_16 = V_CVT_F16_U16_t16_e64 0, %0:vgpr_16, 0, 0, 0, implicit $mode, implicit $exec
  37     %2:sreg_32 = COPY %1:vgpr_16
  38     %3:sreg_32 = S_CVT_HI_F32_F16 %2:sreg_32, implicit $mode
  39 ...