llvm/test/CodeGen/AMDGPU/frexp-constant-fold.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py UTC_ARGS: --version 2
   2 ; RUN: llc -mtriple=amdgcn -mcpu=gfx900 < %s | FileCheck %s
   3
   4 declare { float, i32 } @llvm.frexp.f32.i32(float)
   5 declare { <2 x float>, <2 x i32> } @llvm.frexp.v2f32.v2i32(<2 x float>)
   6 declare { <4 x float>, <4 x i32> } @llvm.frexp.v4f32.v4i32(<4 x float>)
   7
   8
   9 define { float, i32 } @frexp_frexp(float %x) {
  10 ; CHECK-LABEL: frexp_frexp:
  11 ; CHECK:       ; %bb.0:
  12 ; CHECK-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
  13 ; CHECK-NEXT:    v_frexp_mant_f32_e32 v2, v0
  14 ; CHECK-NEXT:    v_frexp_exp_i32_f32_e32 v1, v0
  15 ; CHECK-NEXT:    v_mov_b32_e32 v0, v2
  16 ; CHECK-NEXT:    s_setpc_b64 s[30:31]
  17   %frexp0 = call { float, i32 } @llvm.frexp.f32.i32(float %x)
  18   %frexp0.0 = extractvalue { float, i32 } %frexp0, 0
  19   %frexp1 = call { float, i32 } @llvm.frexp.f32.i32(float %frexp0.0)
  20   ret { float, i32 } %frexp1
  21 }
  22
  23 define { <2 x float>, <2 x i32> } @frexp_frexp_vector(<2 x float> %x) {
  24 ; CHECK-LABEL: frexp_frexp_vector:
  25 ; CHECK:       ; %bb.0:
  26 ; CHECK-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
  27 ; CHECK-NEXT:    v_frexp_mant_f32_e32 v4, v0
  28 ; CHECK-NEXT:    v_frexp_mant_f32_e32 v5, v1
  29 ; CHECK-NEXT:    v_frexp_exp_i32_f32_e32 v2, v0
  30 ; CHECK-NEXT:    v_frexp_exp_i32_f32_e32 v3, v1
  31 ; CHECK-NEXT:    v_mov_b32_e32 v0, v4
  32 ; CHECK-NEXT:    v_mov_b32_e32 v1, v5
  33 ; CHECK-NEXT:    s_setpc_b64 s[30:31]
  34   %frexp0 = call { <2 x float>, <2 x i32> } @llvm.frexp.v2f32.v2i32(<2 x float> %x)
  35   %frexp0.0 = extractvalue { <2 x float>, <2 x i32> } %frexp0, 0
  36   %frexp1 = call { <2 x float>, <2 x i32> } @llvm.frexp.v2f32.v2i32(<2 x float> %frexp0.0)
  37   ret { <2 x float>, <2 x i32> } %frexp1
  38 }
  39
  40 define { float, i32 } @frexp_frexp_const(float %x) {
  41 ; CHECK-LABEL: frexp_frexp_const:
  42 ; CHECK:       ; %bb.0:
  43 ; CHECK-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
  44 ; CHECK-NEXT:    v_mov_b32_e32 v0, 0x3f280000
  45 ; CHECK-NEXT:    v_mov_b32_e32 v1, 0
  46 ; CHECK-NEXT:    s_setpc_b64 s[30:31]
  47   %frexp0 = call { float, i32 } @llvm.frexp.f32.i32(float 42.0)
  48   %frexp0.0 = extractvalue { float, i32 } %frexp0, 0
  49   %frexp1 = call { float, i32 } @llvm.frexp.f32.i32(float %frexp0.0)
  50   ret { float, i32 } %frexp1
  51 }
  52
  53 define { float, i32 } @frexp_poison() {
  54 ; CHECK-LABEL: frexp_poison:
  55 ; CHECK:       ; %bb.0:
  56 ; CHECK-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
  57 ; CHECK-NEXT:    s_setpc_b64 s[30:31]
  58   %ret = call { float, i32 } @llvm.frexp.f32.i32(float poison)
  59   ret { float, i32 } %ret
  60 }
  61
  62 define { <2 x float>, <2 x i32> } @frexp_poison_vector() {
  63 ; CHECK-LABEL: frexp_poison_vector:
  64 ; CHECK:       ; %bb.0:
  65 ; CHECK-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
  66 ; CHECK-NEXT:    s_setpc_b64 s[30:31]
  67   %ret = call { <2 x float>, <2 x i32> } @llvm.frexp.v2f32.v2i32(<2 x float> poison)
  68   ret { <2 x float>, <2 x i32> } %ret
  69 }
  70
  71 define { float, i32 } @frexp_undef() {
  72 ; CHECK-LABEL: frexp_undef:
  73 ; CHECK:       ; %bb.0:
  74 ; CHECK-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
  75 ; CHECK-NEXT:    v_frexp_mant_f32_e32 v0, s4
  76 ; CHECK-NEXT:    v_frexp_exp_i32_f32_e32 v1, s4
  77 ; CHECK-NEXT:    s_setpc_b64 s[30:31]
  78   %ret = call { float, i32 } @llvm.frexp.f32.i32(float undef)
  79   ret { float, i32 } %ret
  80 }
  81 define { <2 x float>, <2 x i32> } @frexp_undef_vector() {
  82 ; CHECK-LABEL: frexp_undef_vector:
  83 ; CHECK:       ; %bb.0:
  84 ; CHECK-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
  85 ; CHECK-NEXT:    v_frexp_mant_f32_e32 v0, s4
  86 ; CHECK-NEXT:    v_frexp_exp_i32_f32_e32 v2, s4
  87 ; CHECK-NEXT:    v_mov_b32_e32 v1, v0
  88 ; CHECK-NEXT:    v_mov_b32_e32 v3, v2
  89 ; CHECK-NEXT:    s_setpc_b64 s[30:31]
  90   %ret = call { <2 x float>, <2 x i32> } @llvm.frexp.v2f32.v2i32(<2 x float> undef)
  91   ret { <2 x float>, <2 x i32> } %ret
  92 }
  93
  94 define { <2 x float>, <2 x i32> } @frexp_zero_vector() {
  95 ; CHECK-LABEL: frexp_zero_vector:
  96 ; CHECK:       ; %bb.0:
  97 ; CHECK-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
  98 ; CHECK-NEXT:    v_mov_b32_e32 v0, 0
  99 ; CHECK-NEXT:    v_mov_b32_e32 v1, 0
 100 ; CHECK-NEXT:    v_mov_b32_e32 v2, 0
 101 ; CHECK-NEXT:    v_mov_b32_e32 v3, 0
 102 ; CHECK-NEXT:    s_setpc_b64 s[30:31]
 103   %ret = call { <2 x float>, <2 x i32> } @llvm.frexp.v2f32.v2i32(<2 x float> zeroinitializer)
 104   ret { <2 x float>, <2 x i32> } %ret
 105 }
 106
 107 define { <2 x float>, <2 x i32> } @frexp_zero_negzero_vector() {
 108 ; CHECK-LABEL: frexp_zero_negzero_vector:
 109 ; CHECK:       ; %bb.0:
 110 ; CHECK-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 111 ; CHECK-NEXT:    v_bfrev_b32_e32 v1, 1
 112 ; CHECK-NEXT:    v_mov_b32_e32 v0, 0
 113 ; CHECK-NEXT:    v_mov_b32_e32 v2, 0
 114 ; CHECK-NEXT:    v_mov_b32_e32 v3, 0
 115 ; CHECK-NEXT:    s_setpc_b64 s[30:31]
 116   %ret = call { <2 x float>, <2 x i32> } @llvm.frexp.v2f32.v2i32(<2 x float> <float 0.0, float -0.0>)
 117   ret { <2 x float>, <2 x i32> } %ret
 118 }
 119
 120 define { <4 x float>, <4 x i32> } @frexp_nonsplat_vector() {
 121 ; CHECK-LABEL: frexp_nonsplat_vector:
 122 ; CHECK:       ; %bb.0:
 123 ; CHECK-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 124 ; CHECK-NEXT:    v_frexp_mant_f32_e32 v2, s4
 125 ; CHECK-NEXT:    v_frexp_exp_i32_f32_e32 v6, s4
 126 ; CHECK-NEXT:    v_mov_b32_e32 v0, 0.5
 127 ; CHECK-NEXT:    v_mov_b32_e32 v1, -0.5
 128 ; CHECK-NEXT:    v_mov_b32_e32 v3, 0x3f1c3c00
 129 ; CHECK-NEXT:    v_mov_b32_e32 v4, 5
 130 ; CHECK-NEXT:    v_mov_b32_e32 v5, 6
 131 ; CHECK-NEXT:    v_mov_b32_e32 v7, 14
 132 ; CHECK-NEXT:    s_setpc_b64 s[30:31]
 133   %ret = call { <4 x float>, <4 x i32> } @llvm.frexp.v4f32.v4i32(<4 x float> <float 16.0, float -32.0, float undef, float 9999.0>)
 134   ret { <4 x float>, <4 x i32> } %ret
 135 }
 136
 137 define { float, i32 } @frexp_zero() {
 138 ; CHECK-LABEL: frexp_zero:
 139 ; CHECK:       ; %bb.0:
 140 ; CHECK-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 141 ; CHECK-NEXT:    v_mov_b32_e32 v0, 0
 142 ; CHECK-NEXT:    v_mov_b32_e32 v1, 0
 143 ; CHECK-NEXT:    s_setpc_b64 s[30:31]
 144   %ret = call { float, i32 } @llvm.frexp.f32.i32(float 0.0)
 145   ret { float, i32 } %ret
 146 }
 147
 148 define { float, i32 } @frexp_negzero() {
 149 ; CHECK-LABEL: frexp_negzero:
 150 ; CHECK:       ; %bb.0:
 151 ; CHECK-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 152 ; CHECK-NEXT:    v_bfrev_b32_e32 v0, 1
 153 ; CHECK-NEXT:    v_mov_b32_e32 v1, 0
 154 ; CHECK-NEXT:    s_setpc_b64 s[30:31]
 155   %ret = call { float, i32 } @llvm.frexp.f32.i32(float -0.0)
 156   ret { float, i32 } %ret
 157 }
 158
 159 define { float, i32 } @frexp_one() {
 160 ; CHECK-LABEL: frexp_one:
 161 ; CHECK:       ; %bb.0:
 162 ; CHECK-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 163 ; CHECK-NEXT:    v_mov_b32_e32 v0, 0.5
 164 ; CHECK-NEXT:    v_mov_b32_e32 v1, 1
 165 ; CHECK-NEXT:    s_setpc_b64 s[30:31]
 166   %ret = call { float, i32 } @llvm.frexp.f32.i32(float 1.0)
 167   ret { float, i32 } %ret
 168 }
 169
 170 define { float, i32 } @frexp_negone() {
 171 ; CHECK-LABEL: frexp_negone:
 172 ; CHECK:       ; %bb.0:
 173 ; CHECK-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 174 ; CHECK-NEXT:    v_mov_b32_e32 v0, -0.5
 175 ; CHECK-NEXT:    v_mov_b32_e32 v1, 1
 176 ; CHECK-NEXT:    s_setpc_b64 s[30:31]
 177   %ret = call { float, i32 } @llvm.frexp.f32.i32(float -1.0)
 178   ret { float, i32 } %ret
 179 }
 180
 181 define { float, i32 } @frexp_two() {
 182 ; CHECK-LABEL: frexp_two:
 183 ; CHECK:       ; %bb.0:
 184 ; CHECK-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 185 ; CHECK-NEXT:    v_mov_b32_e32 v0, 0.5
 186 ; CHECK-NEXT:    v_mov_b32_e32 v1, 2
 187 ; CHECK-NEXT:    s_setpc_b64 s[30:31]
 188   %ret = call { float, i32 } @llvm.frexp.f32.i32(float 2.0)
 189   ret { float, i32 } %ret
 190 }
 191
 192 define { float, i32 } @frexp_negtwo() {
 193 ; CHECK-LABEL: frexp_negtwo:
 194 ; CHECK:       ; %bb.0:
 195 ; CHECK-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 196 ; CHECK-NEXT:    v_mov_b32_e32 v0, -0.5
 197 ; CHECK-NEXT:    v_mov_b32_e32 v1, 2
 198 ; CHECK-NEXT:    s_setpc_b64 s[30:31]
 199   %ret = call { float, i32 } @llvm.frexp.f32.i32(float -2.0)
 200   ret { float, i32 } %ret
 201 }
 202
 203 define { float, i32 } @frexp_inf() {
 204 ; CHECK-LABEL: frexp_inf:
 205 ; CHECK:       ; %bb.0:
 206 ; CHECK-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 207 ; CHECK-NEXT:    v_mov_b32_e32 v0, 0x7f800000
 208 ; CHECK-NEXT:    v_mov_b32_e32 v1, 0
 209 ; CHECK-NEXT:    s_setpc_b64 s[30:31]
 210   %ret = call { float, i32 } @llvm.frexp.f32.i32(float 0x7FF0000000000000)
 211   ret { float, i32 } %ret
 212 }
 213
 214 define { float, i32 } @frexp_neginf() {
 215 ; CHECK-LABEL: frexp_neginf:
 216 ; CHECK:       ; %bb.0:
 217 ; CHECK-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 218 ; CHECK-NEXT:    v_mov_b32_e32 v0, 0xff800000
 219 ; CHECK-NEXT:    v_mov_b32_e32 v1, 0
 220 ; CHECK-NEXT:    s_setpc_b64 s[30:31]
 221   %ret = call { float, i32 } @llvm.frexp.f32.i32(float 0xFFF0000000000000)
 222   ret { float, i32 } %ret
 223 }
 224
 225 define { float, i32 } @frexp_qnan() {
 226 ; CHECK-LABEL: frexp_qnan:
 227 ; CHECK:       ; %bb.0:
 228 ; CHECK-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 229 ; CHECK-NEXT:    v_mov_b32_e32 v0, 0x7fc00000
 230 ; CHECK-NEXT:    v_mov_b32_e32 v1, 0
 231 ; CHECK-NEXT:    s_setpc_b64 s[30:31]
 232   %ret = call { float, i32 } @llvm.frexp.f32.i32(float 0x7FF8000000000000)
 233   ret { float, i32 } %ret
 234 }
 235
 236 define { float, i32 } @frexp_snan() {
 237 ; CHECK-LABEL: frexp_snan:
 238 ; CHECK:       ; %bb.0:
 239 ; CHECK-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 240 ; CHECK-NEXT:    v_mov_b32_e32 v0, 0x7fc00001
 241 ; CHECK-NEXT:    v_mov_b32_e32 v1, 0
 242 ; CHECK-NEXT:    s_setpc_b64 s[30:31]
 243   %ret = call { float, i32 } @llvm.frexp.f32.i32(float bitcast (i32 2139095041 to float))
 244   ret { float, i32 } %ret
 245 }
 246
 247 define { float, i32 } @frexp_pos_denorm() {
 248 ; CHECK-LABEL: frexp_pos_denorm:
 249 ; CHECK:       ; %bb.0:
 250 ; CHECK-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 251 ; CHECK-NEXT:    v_mov_b32_e32 v0, 0x3f7ffffe
 252 ; CHECK-NEXT:    v_mov_b32_e32 v1, 0xffffff82
 253 ; CHECK-NEXT:    s_setpc_b64 s[30:31]
 254   %ret = call { float, i32 } @llvm.frexp.f32.i32(float bitcast (i32 8388607 to float))
 255   ret { float, i32 } %ret
 256 }
 257
 258 define { float, i32 } @frexp_neg_denorm() {
 259 ; CHECK-LABEL: frexp_neg_denorm:
 260 ; CHECK:       ; %bb.0:
 261 ; CHECK-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 262 ; CHECK-NEXT:    v_mov_b32_e32 v0, 0xbf7ffffe
 263 ; CHECK-NEXT:    v_mov_b32_e32 v1, 0xffffff82
 264 ; CHECK-NEXT:    s_setpc_b64 s[30:31]
 265   %ret = call { float, i32 } @llvm.frexp.f32.i32(float bitcast (i32 -2139095041 to float))
 266   ret { float, i32 } %ret
 267 }
 268
 269 define { <2 x float>, <2 x i32> } @frexp_splat_4() {
 270 ; CHECK-LABEL: frexp_splat_4:
 271 ; CHECK:       ; %bb.0:
 272 ; CHECK-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 273 ; CHECK-NEXT:    v_mov_b32_e32 v0, 0.5
 274 ; CHECK-NEXT:    v_mov_b32_e32 v1, 0.5
 275 ; CHECK-NEXT:    v_mov_b32_e32 v2, 3
 276 ; CHECK-NEXT:    v_mov_b32_e32 v3, 3
 277 ; CHECK-NEXT:    s_setpc_b64 s[30:31]
 278   %ret = call { <2 x float>, <2 x i32> } @llvm.frexp.v2f32.v2i32(<2 x float> <float 4.0, float 4.0>)
 279   ret { <2 x float>, <2 x i32> } %ret
 280 }
 281
 282 define { <2 x float>, <2 x i32> } @frexp_splat_qnan() {
 283 ; CHECK-LABEL: frexp_splat_qnan:
 284 ; CHECK:       ; %bb.0:
 285 ; CHECK-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 286 ; CHECK-NEXT:    v_mov_b32_e32 v0, 0x7fc00000
 287 ; CHECK-NEXT:    v_mov_b32_e32 v1, 0x7fc00000
 288 ; CHECK-NEXT:    v_mov_b32_e32 v2, 0
 289 ; CHECK-NEXT:    v_mov_b32_e32 v3, 0
 290 ; CHECK-NEXT:    s_setpc_b64 s[30:31]
 291   %ret = call { <2 x float>, <2 x i32> } @llvm.frexp.v2f32.v2i32(<2 x float> <float 0x7FF8000000000000, float 0x7FF8000000000000>)
 292   ret { <2 x float>, <2 x i32> } %ret
 293 }
 294
 295 define { <2 x float>, <2 x i32> } @frexp_splat_inf() {
 296 ; CHECK-LABEL: frexp_splat_inf:
 297 ; CHECK:       ; %bb.0:
 298 ; CHECK-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 299 ; CHECK-NEXT:    v_mov_b32_e32 v0, 0x7f800000
 300 ; CHECK-NEXT:    v_mov_b32_e32 v1, 0x7f800000
 301 ; CHECK-NEXT:    v_mov_b32_e32 v2, 0
 302 ; CHECK-NEXT:    v_mov_b32_e32 v3, 0
 303 ; CHECK-NEXT:    s_setpc_b64 s[30:31]
 304   %ret = call { <2 x float>, <2 x i32> } @llvm.frexp.v2f32.v2i32(<2 x float> <float 0x7FF0000000000000, float 0x7FF0000000000000>)
 305   ret { <2 x float>, <2 x i32> } %ret
 306 }
 307
 308 define { <2 x float>, <2 x i32> } @frexp_splat_neginf() {
 309 ; CHECK-LABEL: frexp_splat_neginf:
 310 ; CHECK:       ; %bb.0:
 311 ; CHECK-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 312 ; CHECK-NEXT:    v_mov_b32_e32 v0, 0xff800000
 313 ; CHECK-NEXT:    v_mov_b32_e32 v1, 0xff800000
 314 ; CHECK-NEXT:    v_mov_b32_e32 v2, 0
 315 ; CHECK-NEXT:    v_mov_b32_e32 v3, 0
 316 ; CHECK-NEXT:    s_setpc_b64 s[30:31]
 317   %ret = call { <2 x float>, <2 x i32> } @llvm.frexp.v2f32.v2i32(<2 x float> <float 0xFFF0000000000000, float 0xFFF0000000000000>)
 318   ret { <2 x float>, <2 x i32> } %ret
 319 }
 320
 321 define { <2 x float>, <2 x i32> } @frexp_splat_undef_inf() {
 322 ; CHECK-LABEL: frexp_splat_undef_inf:
 323 ; CHECK:       ; %bb.0:
 324 ; CHECK-NEXT:    s_waitcnt vmcnt(0) expcnt(0) lgkmcnt(0)
 325 ; CHECK-NEXT:    v_frexp_mant_f32_e32 v0, s4
 326 ; CHECK-NEXT:    v_frexp_exp_i32_f32_e32 v2, s4
 327 ; CHECK-NEXT:    v_mov_b32_e32 v1, 0x7f800000
 328 ; CHECK-NEXT:    v_mov_b32_e32 v3, 0
 329 ; CHECK-NEXT:    s_setpc_b64 s[30:31]
 330   %ret = call { <2 x float>, <2 x i32> } @llvm.frexp.v2f32.v2i32(<2 x float> <float undef, float 0x7FF0000000000000>)
 331   ret { <2 x float>, <2 x i32> } %ret
 332 }