llvm/test/CodeGen/AMDGPU/liveness.mir

   1 # RUN: llc -mtriple=amdgcn -run-pass liveintervals -verify-machineinstrs -o /dev/null -debug-only=regalloc %s 2>&1 | FileCheck %s
   2 # RUN: llc -mtriple=amdgcn -passes='print<live-intervals>' -o /dev/null -debug-only=regalloc %s 2>&1 | FileCheck %s
   3 # REQUIRES: asserts
   4 # We currently maintain a main liveness range which operates like a superset of
   5 # all subregister liveranges. We may need to create additional SSA values at
   6 # merge point in this main liverange even though none of the subregister
   7 # liveranges needed it.
   8 #
   9 # Should see three distinct value numbers:
  10 # CHECK: %0 [{{.*}}:0)[{{.*}}:1)[{{.*}}:2) 0@{{[0-9]+[Berd]}} 1@{{[0-9]+[Berd]}} 2@{{[0-9]+B-phi}}
  11 --- |
  12   define amdgpu_kernel void @test0() { ret void }
  13 ...
  14 ---
  15 name: test0
  16 registers:
  17   - { id: 0, class: sreg_64 }
  18 body: |
  19   bb.0:
  20     S_NOP 0, implicit-def undef %0.sub0
  21     S_CBRANCH_VCCNZ %bb.1, implicit undef $vcc
  22     S_BRANCH %bb.2
  23
  24   bb.1:
  25     S_NOP 0, implicit-def %0.sub1
  26     S_NOP 0, implicit %0.sub1
  27     S_BRANCH %bb.2
  28
  29   bb.2:
  30     S_NOP 0, implicit %0.sub0
  31 ...