llvm/test/CodeGen/AMDGPU/llvm.amdgcn.sdot8.ll

   1 ; RUN: llc -mtriple=amdgcn -mcpu=gfx906 -verify-machineinstrs < %s | FileCheck %s --check-prefixes=GCN,GFX906
   2 ; RUN: llc -mtriple=amdgcn -mcpu=gfx908 -verify-machineinstrs < %s | FileCheck %s --check-prefixes=GCN,GFX908
   3 ; RUN: llc -mtriple=amdgcn -mcpu=gfx1011 -verify-machineinstrs < %s | FileCheck %s --check-prefixes=GCN,GFX10
   4 ; RUN: llc -mtriple=amdgcn -mcpu=gfx1012 -verify-machineinstrs < %s | FileCheck %s --check-prefixes=GCN,GFX10
   5 ; RUN: llc -mtriple=amdgcn -mcpu=gfx1030 -verify-machineinstrs < %s | FileCheck %s --check-prefixes=GCN,GFX10
   6 ; RUN: llc -mtriple=amdgcn -mcpu=gfx1031 -verify-machineinstrs < %s | FileCheck %s --check-prefixes=GCN,GFX10
   7 ; RUN: llc -mtriple=amdgcn -mcpu=gfx1100 -verify-machineinstrs < %s | FileCheck %s --check-prefixes=GFX11
   8
   9 declare i32 @llvm.amdgcn.sdot8(i32 %a, i32 %b, i32 %c, i1 %clamp)
  10
  11 ; GCN-LABEL: {{^}}test_llvm_amdgcn_sdot8_clamp
  12 ; GFX906:  v_dot8_i32_i4 v{{[0-9]+}}, s{{[0-9]+}}, v{{[0-9]+}}, v{{[0-9]+}} clamp{{$}}
  13 ; GFX908:  v_dot8_i32_i4 v{{[0-9]+}}, s{{[0-9]+}}, v{{[0-9]+}}, v{{[0-9]+}} clamp{{$}}
  14 ; GFX10:   v_dot8_i32_i4 v{{[0-9]+}}, s{{[0-9]+}}, s{{[0-9]+}}, v{{[0-9]+}} clamp{{$}}
  15 ; GFX11:   v_dot8_i32_iu4 v{{[0-9]+}}, s{{[0-9]+}}, s{{[0-9]+}}, v{{[0-9]+}} neg_lo:[1,1,0] clamp{{$}}
  16 define amdgpu_kernel void @test_llvm_amdgcn_sdot8_clamp(
  17     ptr addrspace(1) %r,
  18     ptr addrspace(1) %a,
  19     ptr addrspace(1) %b,
  20     ptr addrspace(1) %c) {
  21 entry:
  22   %a.val = load <8 x i4>, ptr addrspace(1) %a
  23   %b.val = load <8 x i4>, ptr addrspace(1) %b
  24   %a.val.cast = bitcast <8 x i4> %a.val to i32
  25   %b.val.cast = bitcast <8 x i4> %b.val to i32
  26   %c.val = load i32, ptr addrspace(1) %c
  27   %r.val = call i32 @llvm.amdgcn.sdot8(i32 %a.val.cast, i32 %b.val.cast, i32 %c.val, i1 1)
  28   store i32 %r.val, ptr addrspace(1) %r
  29   ret void
  30 }
  31
  32 ; GCN-LABEL: {{^}}test_llvm_amdgcn_sdot8_no_clamp
  33 ; GFX906:  v_dot8_i32_i4 v{{[0-9]+}}, s{{[0-9]+}}, v{{[0-9]+}}, v{{[0-9]+}}{{$}}
  34 ; GFX908:  v_dot8c_i32_i4_e32 v{{[0-9]+}}, s{{[0-9]+}}, v{{[0-9]+}}{{$}}
  35 ; GFX10:   v_dot8_i32_i4 v{{[0-9]+}}, s{{[0-9]+}}, s{{[0-9]+}}, v{{[0-9]+}}{{$}}
  36 ; GFX11:   v_dot8_i32_iu4 v{{[0-9]+}}, s{{[0-9]+}}, s{{[0-9]+}}, v{{[0-9]+}} neg_lo:[1,1,0]{{$}}
  37 define amdgpu_kernel void @test_llvm_amdgcn_sdot8_no_clamp(
  38     ptr addrspace(1) %r,
  39     ptr addrspace(1) %a,
  40     ptr addrspace(1) %b,
  41     ptr addrspace(1) %c) {
  42 entry:
  43   %a.val = load <8 x i4>, ptr addrspace(1) %a
  44   %b.val = load <8 x i4>, ptr addrspace(1) %b
  45   %a.val.cast = bitcast <8 x i4> %a.val to i32
  46   %b.val.cast = bitcast <8 x i4> %b.val to i32
  47   %c.val = load i32, ptr addrspace(1) %c
  48   %r.val = call i32 @llvm.amdgcn.sdot8(i32 %a.val.cast, i32 %b.val.cast, i32 %c.val, i1 0)
  49   store i32 %r.val, ptr addrspace(1) %r
  50   ret void
  51 }