llvm/test/CodeGen/AMDGPU/llvm.amdgcn.struct.ptr.buffer.store.format.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py UTC_ARGS: --version 5
   2 ;RUN: llc < %s -mtriple=amdgcn -mcpu=verde -verify-machineinstrs | FileCheck -check-prefixes=CHECK,SI %s
   3 ;RUN: llc < %s -mtriple=amdgcn -mcpu=tonga -verify-machineinstrs | FileCheck -check-prefixes=CHECK,VI %s
   4
   5 define amdgpu_ps void @buffer_store(ptr addrspace(8) inreg, <4 x float>, <4 x float>, <4 x float>) {
   6 ; CHECK-LABEL: buffer_store:
   7 ; CHECK:       ; %bb.0: ; %main_body
   8 ; CHECK-NEXT:    v_mov_b32_e32 v12, 0
   9 ; CHECK-NEXT:    buffer_store_format_xyzw v[0:3], v12, s[0:3], 0 idxen
  10 ; CHECK-NEXT:    buffer_store_format_xyzw v[4:7], v12, s[0:3], 0 idxen glc
  11 ; CHECK-NEXT:    buffer_store_format_xyzw v[8:11], v12, s[0:3], 0 idxen slc
  12 ; CHECK-NEXT:    s_endpgm
  13 main_body:
  14   call void @llvm.amdgcn.struct.ptr.buffer.store.format.v4f32(<4 x float> %1, ptr addrspace(8) %0, i32 0, i32 0, i32 0, i32 0)
  15   call void @llvm.amdgcn.struct.ptr.buffer.store.format.v4f32(<4 x float> %2, ptr addrspace(8) %0, i32 0, i32 0, i32 0, i32 1)
  16   call void @llvm.amdgcn.struct.ptr.buffer.store.format.v4f32(<4 x float> %3, ptr addrspace(8) %0, i32 0, i32 0, i32 0, i32 2)
  17   ret void
  18 }
  19
  20 define amdgpu_ps void @buffer_store_immoffs(ptr addrspace(8) inreg, <4 x float>) {
  21 ; CHECK-LABEL: buffer_store_immoffs:
  22 ; CHECK:       ; %bb.0: ; %main_body
  23 ; CHECK-NEXT:    v_mov_b32_e32 v4, 0
  24 ; CHECK-NEXT:    buffer_store_format_xyzw v[0:3], v4, s[0:3], 0 idxen offset:42
  25 ; CHECK-NEXT:    s_endpgm
  26 main_body:
  27   call void @llvm.amdgcn.struct.ptr.buffer.store.format.v4f32(<4 x float> %1, ptr addrspace(8) %0, i32 0, i32 42, i32 0, i32 0)
  28   ret void
  29 }
  30
  31 define amdgpu_ps void @buffer_store_idx(ptr addrspace(8) inreg, <4 x float>, i32) {
  32 ; CHECK-LABEL: buffer_store_idx:
  33 ; CHECK:       ; %bb.0: ; %main_body
  34 ; CHECK-NEXT:    buffer_store_format_xyzw v[0:3], v4, s[0:3], 0 idxen
  35 ; CHECK-NEXT:    s_endpgm
  36 main_body:
  37   call void @llvm.amdgcn.struct.ptr.buffer.store.format.v4f32(<4 x float> %1, ptr addrspace(8) %0, i32 %2, i32 0, i32 0, i32 0)
  38   ret void
  39 }
  40
  41 define amdgpu_ps void @buffer_store_ofs(ptr addrspace(8) inreg, <4 x float>, i32) {
  42 ; CHECK-LABEL: buffer_store_ofs:
  43 ; CHECK:       ; %bb.0: ; %main_body
  44 ; CHECK-NEXT:    s_mov_b32 s4, 0
  45 ; CHECK-NEXT:    v_mov_b32_e32 v5, v4
  46 ; CHECK-NEXT:    v_mov_b32_e32 v4, s4
  47 ; CHECK-NEXT:    buffer_store_format_xyzw v[0:3], v[4:5], s[0:3], 0 idxen offen
  48 ; CHECK-NEXT:    s_endpgm
  49 main_body:
  50   call void @llvm.amdgcn.struct.ptr.buffer.store.format.v4f32(<4 x float> %1, ptr addrspace(8) %0, i32 0, i32 %2, i32 0, i32 0)
  51   ret void
  52 }
  53
  54 define amdgpu_ps void @buffer_store_both(ptr addrspace(8) inreg, <4 x float>, i32, i32) {
  55 ; CHECK-LABEL: buffer_store_both:
  56 ; CHECK:       ; %bb.0: ; %main_body
  57 ; CHECK-NEXT:    buffer_store_format_xyzw v[0:3], v[4:5], s[0:3], 0 idxen offen
  58 ; CHECK-NEXT:    s_endpgm
  59 main_body:
  60   call void @llvm.amdgcn.struct.ptr.buffer.store.format.v4f32(<4 x float> %1, ptr addrspace(8) %0, i32 %2, i32 %3, i32 0, i32 0)
  61   ret void
  62 }
  63
  64 define amdgpu_ps void @buffer_store_both_reversed(ptr addrspace(8) inreg, <4 x float>, i32, i32) {
  65 ; CHECK-LABEL: buffer_store_both_reversed:
  66 ; CHECK:       ; %bb.0: ; %main_body
  67 ; CHECK-NEXT:    v_mov_b32_e32 v6, v4
  68 ; CHECK-NEXT:    buffer_store_format_xyzw v[0:3], v[5:6], s[0:3], 0 idxen offen
  69 ; CHECK-NEXT:    s_endpgm
  70 main_body:
  71   call void @llvm.amdgcn.struct.ptr.buffer.store.format.v4f32(<4 x float> %1, ptr addrspace(8) %0, i32 %3, i32 %2, i32 0, i32 0)
  72   ret void
  73 }
  74
  75 ; Ideally, the register allocator would avoid the wait here
  76 ;
  77 define amdgpu_ps void @buffer_store_wait(ptr addrspace(8) inreg, <4 x float>, i32, i32, i32) {
  78 ; SI-LABEL: buffer_store_wait:
  79 ; SI:       ; %bb.0: ; %main_body
  80 ; SI-NEXT:    buffer_store_format_xyzw v[0:3], v4, s[0:3], 0 idxen
  81 ; SI-NEXT:    s_waitcnt expcnt(0)
  82 ; SI-NEXT:    buffer_load_format_xyzw v[0:3], v5, s[0:3], 0 idxen
  83 ; SI-NEXT:    s_waitcnt vmcnt(0)
  84 ; SI-NEXT:    buffer_store_format_xyzw v[0:3], v6, s[0:3], 0 idxen
  85 ; SI-NEXT:    s_endpgm
  86 ;
  87 ; VI-LABEL: buffer_store_wait:
  88 ; VI:       ; %bb.0: ; %main_body
  89 ; VI-NEXT:    buffer_store_format_xyzw v[0:3], v4, s[0:3], 0 idxen
  90 ; VI-NEXT:    buffer_load_format_xyzw v[0:3], v5, s[0:3], 0 idxen
  91 ; VI-NEXT:    s_waitcnt vmcnt(0)
  92 ; VI-NEXT:    buffer_store_format_xyzw v[0:3], v6, s[0:3], 0 idxen
  93 ; VI-NEXT:    s_endpgm
  94 main_body:
  95   call void @llvm.amdgcn.struct.ptr.buffer.store.format.v4f32(<4 x float> %1, ptr addrspace(8) %0, i32 %2, i32 0, i32 0, i32 0)
  96   %data = call <4 x float> @llvm.amdgcn.struct.ptr.buffer.load.format.v4f32(ptr addrspace(8) %0, i32 %3, i32 0, i32 0, i32 0)
  97   call void @llvm.amdgcn.struct.ptr.buffer.store.format.v4f32(<4 x float> %data, ptr addrspace(8) %0, i32 %4, i32 0, i32 0, i32 0)
  98   ret void
  99 }
 100
 101 define amdgpu_ps void @buffer_store_x1(ptr addrspace(8) inreg %rsrc, float %data, i32 %index) {
 102 ; CHECK-LABEL: buffer_store_x1:
 103 ; CHECK:       ; %bb.0: ; %main_body
 104 ; CHECK-NEXT:    buffer_store_format_x v0, v1, s[0:3], 0 idxen
 105 ; CHECK-NEXT:    s_endpgm
 106 main_body:
 107   call void @llvm.amdgcn.struct.ptr.buffer.store.format.f32(float %data, ptr addrspace(8) %rsrc, i32 %index, i32 0, i32 0, i32 0)
 108   ret void
 109 }
 110
 111 define amdgpu_ps void @buffer_store_x1_i32(ptr addrspace(8) inreg %rsrc, i32 %data, i32 %index) {
 112 ; CHECK-LABEL: buffer_store_x1_i32:
 113 ; CHECK:       ; %bb.0: ; %main_body
 114 ; CHECK-NEXT:    buffer_store_format_x v0, v1, s[0:3], 0 idxen
 115 ; CHECK-NEXT:    s_endpgm
 116 main_body:
 117   call void @llvm.amdgcn.struct.ptr.buffer.store.format.i32(i32 %data, ptr addrspace(8) %rsrc, i32 %index, i32 0, i32 0, i32 0)
 118   ret void
 119 }
 120
 121 define amdgpu_ps void @buffer_store_x2(ptr addrspace(8) inreg %rsrc, <2 x float> %data, i32 %index) {
 122 ; CHECK-LABEL: buffer_store_x2:
 123 ; CHECK:       ; %bb.0: ; %main_body
 124 ; CHECK-NEXT:    buffer_store_format_xy v[0:1], v2, s[0:3], 0 idxen
 125 ; CHECK-NEXT:    s_endpgm
 126 main_body:
 127   call void @llvm.amdgcn.struct.ptr.buffer.store.format.v2f32(<2 x float> %data, ptr addrspace(8) %rsrc, i32 %index, i32 0, i32 0, i32 0)
 128   ret void
 129 }
 130
 131 declare void @llvm.amdgcn.struct.ptr.buffer.store.format.f32(float, ptr addrspace(8), i32, i32, i32, i32) #0
 132 declare void @llvm.amdgcn.struct.ptr.buffer.store.format.v2f32(<2 x float>, ptr addrspace(8), i32, i32, i32, i32) #0
 133 declare void @llvm.amdgcn.struct.ptr.buffer.store.format.v4f32(<4 x float>, ptr addrspace(8), i32, i32, i32, i32) #0
 134 declare void @llvm.amdgcn.struct.ptr.buffer.store.format.i32(i32, ptr addrspace(8), i32, i32, i32, i32) #0
 135 declare <4 x float> @llvm.amdgcn.struct.ptr.buffer.load.format.v4f32(ptr addrspace(8), i32, i32, i32, i32) #1
 136
 137 attributes #0 = { nounwind }
 138 attributes #1 = { nounwind readonly }