llvm/test/CodeGen/AMDGPU/promote-alloca-memset.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_test_checks.py
   2 ; RUN: opt -S -mtriple=amdgcn-unknown-amdhsa -passes=amdgpu-promote-alloca < %s | FileCheck %s
   3
   4 ; Checks that memsets don't block PromoteAlloca.
   5
   6 define amdgpu_kernel void @memset_all_zero(i64 %val) {
   7 ; CHECK-LABEL: @memset_all_zero(
   8 ; CHECK-NEXT:  entry:
   9 ; CHECK-NEXT:    [[TMP0:%.*]] = insertelement <6 x i64> zeroinitializer, i64 [[VAL:%.*]], i32 0
  10 ; CHECK-NEXT:    [[TMP1:%.*]] = insertelement <6 x i64> [[TMP0]], i64 [[VAL]], i32 1
  11 ; CHECK-NEXT:    ret void
  12 ;
  13 entry:
  14   %stack = alloca [6 x i64], align 4, addrspace(5)
  15   call void @llvm.memset.p5.i64(ptr addrspace(5) %stack, i8 0, i64 48, i1 false)
  16   store i64 %val, ptr addrspace(5) %stack
  17   %reload = load i64, ptr addrspace(5) %stack
  18   %stack.1 = getelementptr [6 x i64], ptr addrspace(5) %stack, i64 0, i64 1
  19   store i64 %val, ptr addrspace(5) %stack.1
  20   ret void
  21 }
  22
  23 define amdgpu_kernel void @memset_all_5(i64 %val) {
  24 ; CHECK-LABEL: @memset_all_5(
  25 ; CHECK-NEXT:  entry:
  26 ; CHECK-NEXT:    [[TMP0:%.*]] = insertelement <4 x i64> splat (i64 361700864190383365), i64 [[VAL:%.*]], i32 0
  27 ; CHECK-NEXT:    [[TMP1:%.*]] = insertelement <4 x i64> [[TMP0]], i64 [[VAL]], i32 1
  28 ; CHECK-NEXT:    ret void
  29 ;
  30 entry:
  31   %stack = alloca [4 x i64], align 4, addrspace(5)
  32   call void @llvm.memset.p5.i64(ptr addrspace(5) %stack, i8 5, i64 32, i1 false)
  33   store i64 %val, ptr addrspace(5) %stack
  34   %reload = load i64, ptr addrspace(5) %stack
  35   %stack.1 = getelementptr [6 x i64], ptr addrspace(5) %stack, i64 0, i64 1
  36   store i64 %val, ptr addrspace(5) %stack.1
  37   ret void
  38 }
  39
  40 define amdgpu_kernel void @memset_volatile_nopromote(i64 %val) {
  41 ; CHECK-LABEL: @memset_volatile_nopromote(
  42 ; CHECK-NEXT:  entry:
  43 ; CHECK-NEXT:    [[STACK:%.*]] = alloca [4 x i64], align 4, addrspace(5)
  44 ; CHECK-NEXT:    call void @llvm.memset.p5.i64(ptr addrspace(5) [[STACK]], i8 0, i64 32, i1 true)
  45 ; CHECK-NEXT:    store i64 [[VAL:%.*]], ptr addrspace(5) [[STACK]], align 8
  46 ; CHECK-NEXT:    ret void
  47 ;
  48 entry:
  49   %stack = alloca [4 x i64], align 4, addrspace(5)
  50   call void @llvm.memset.p5.i64(ptr addrspace(5) %stack, i8 0, i64 32, i1 true)
  51   store i64 %val, ptr addrspace(5) %stack
  52   ret void
  53 }
  54
  55 define amdgpu_kernel void @memset_badsize_nopromote(i64 %val) {
  56 ; CHECK-LABEL: @memset_badsize_nopromote(
  57 ; CHECK-NEXT:  entry:
  58 ; CHECK-NEXT:    [[STACK:%.*]] = alloca [4 x i64], align 4, addrspace(5)
  59 ; CHECK-NEXT:    call void @llvm.memset.p5.i64(ptr addrspace(5) [[STACK]], i8 0, i64 31, i1 true)
  60 ; CHECK-NEXT:    store i64 [[VAL:%.*]], ptr addrspace(5) [[STACK]], align 8
  61 ; CHECK-NEXT:    ret void
  62 ;
  63 entry:
  64   %stack = alloca [4 x i64], align 4, addrspace(5)
  65   call void @llvm.memset.p5.i64(ptr addrspace(5) %stack, i8 0, i64 31, i1 true)
  66   store i64 %val, ptr addrspace(5) %stack
  67   ret void
  68 }
  69
  70 define amdgpu_kernel void @memset_offset_ptr_nopromote(i64 %val) {
  71 ; CHECK-LABEL: @memset_offset_ptr_nopromote(
  72 ; CHECK-NEXT:  entry:
  73 ; CHECK-NEXT:    [[STACK:%.*]] = alloca [4 x i64], align 4, addrspace(5)
  74 ; CHECK-NEXT:    [[GEP:%.*]] = getelementptr [4 x i64], ptr addrspace(5) [[STACK]], i64 0, i64 1
  75 ; CHECK-NEXT:    call void @llvm.memset.p5.i64(ptr addrspace(5) [[GEP]], i8 0, i64 24, i1 true)
  76 ; CHECK-NEXT:    store i64 [[VAL:%.*]], ptr addrspace(5) [[STACK]], align 8
  77 ; CHECK-NEXT:    ret void
  78 ;
  79 entry:
  80   %stack = alloca [4 x i64], align 4, addrspace(5)
  81   %gep = getelementptr [4 x i64], ptr addrspace(5) %stack, i64 0, i64 1
  82   call void @llvm.memset.p5.i64(ptr addrspace(5) %gep, i8 0, i64 24, i1 true)
  83   store i64 %val, ptr addrspace(5) %stack
  84   ret void
  85 }
  86
  87 define amdgpu_kernel void @memset_array_ptr_alloca(ptr %out) {
  88 ; CHECK-LABEL: @memset_array_ptr_alloca(
  89 ; CHECK-NEXT:    store i64 0, ptr [[OUT:%.*]], align 8
  90 ; CHECK-NEXT:    ret void
  91 ;
  92   %alloca = alloca [6 x ptr], align 16, addrspace(5)
  93   call void @llvm.memset.p5.i64(ptr addrspace(5) %alloca, i8 0, i64 48, i1 false)
  94   %load = load i64, ptr addrspace(5) %alloca
  95   store i64 %load, ptr %out
  96   ret void
  97 }
  98
  99 define amdgpu_kernel void @memset_vector_ptr_alloca(ptr %out) {
 100 ; CHECK-LABEL: @memset_vector_ptr_alloca(
 101 ; CHECK-NEXT:    store i64 0, ptr [[OUT:%.*]], align 8
 102 ; CHECK-NEXT:    ret void
 103 ;
 104   %alloca = alloca <6 x ptr>, align 16, addrspace(5)
 105   call void @llvm.memset.p5.i64(ptr addrspace(5) %alloca, i8 0, i64 48, i1 false)
 106   %load = load i64, ptr addrspace(5) %alloca
 107   store i64 %load, ptr %out
 108   ret void
 109 }
 110
 111 define amdgpu_kernel void @memset_array_of_array_ptr_alloca(ptr %out) {
 112 ; CHECK-LABEL: @memset_array_of_array_ptr_alloca(
 113 ; CHECK-NEXT:    [[ALLOCA:%.*]] = alloca [2 x [3 x ptr]], align 16, addrspace(5)
 114 ; CHECK-NEXT:    call void @llvm.memset.p5.i64(ptr addrspace(5) [[ALLOCA]], i8 0, i64 48, i1 false)
 115 ; CHECK-NEXT:    [[LOAD:%.*]] = load i64, ptr addrspace(5) [[ALLOCA]], align 8
 116 ; CHECK-NEXT:    store i64 [[LOAD]], ptr [[OUT:%.*]], align 8
 117 ; CHECK-NEXT:    ret void
 118 ;
 119   %alloca = alloca [2 x [3 x ptr]], align 16, addrspace(5)
 120   call void @llvm.memset.p5.i64(ptr addrspace(5) %alloca, i8 0, i64 48, i1 false)
 121   %load = load i64, ptr addrspace(5) %alloca
 122   store i64 %load, ptr %out
 123   ret void
 124 }
 125
 126 define amdgpu_kernel void @memset_array_of_vec_ptr_alloca(ptr %out) {
 127 ; CHECK-LABEL: @memset_array_of_vec_ptr_alloca(
 128 ; CHECK-NEXT:    [[ALLOCA:%.*]] = alloca [2 x <3 x ptr>], align 16, addrspace(5)
 129 ; CHECK-NEXT:    call void @llvm.memset.p5.i64(ptr addrspace(5) [[ALLOCA]], i8 0, i64 48, i1 false)
 130 ; CHECK-NEXT:    [[LOAD:%.*]] = load i64, ptr addrspace(5) [[ALLOCA]], align 8
 131 ; CHECK-NEXT:    store i64 [[LOAD]], ptr [[OUT:%.*]], align 8
 132 ; CHECK-NEXT:    ret void
 133 ;
 134   %alloca = alloca [2 x <3 x ptr>], align 16, addrspace(5)
 135   call void @llvm.memset.p5.i64(ptr addrspace(5) %alloca, i8 0, i64 48, i1 false)
 136   %load = load i64, ptr addrspace(5) %alloca
 137   store i64 %load, ptr %out
 138   ret void
 139 }
 140
 141 declare void @llvm.memset.p5.i64(ptr addrspace(5) nocapture writeonly, i8, i64, i1 immarg)