llvm/test/CodeGen/AMDGPU/reduce-load-width-alignment.ll

   1 ; RUN:  llc -amdgpu-scalarize-global-loads=false  -mtriple=amdgcn -verify-machineinstrs < %s | FileCheck -check-prefix=GCN %s
   2 ; RUN:  llc -amdgpu-scalarize-global-loads=false  -mtriple=amdgcn -mcpu=bonaire -verify-machineinstrs < %s | FileCheck -check-prefix=GCN %s
   3 ; RUN:  llc -amdgpu-scalarize-global-loads=false  -mtriple=amdgcn -mcpu=tonga -mattr=-flat-for-global -verify-machineinstrs < %s | FileCheck -check-prefix=GCN %s
   4
   5 ; GCN-LABEL: {{^}}reduce_i64_load_align_4_width_to_i32:
   6 ; GCN: buffer_load_dword [[VAL:v[0-9]+]]
   7 ; GCN: v_and_b32_e32 v{{[0-9]+}}, 0x12d687, [[VAL]]
   8 ; GCN: buffer_store_dwordx2
   9 define amdgpu_kernel void @reduce_i64_load_align_4_width_to_i32(ptr addrspace(1) %out, ptr addrspace(1) %in) #0 {
  10   %a = load i64, ptr addrspace(1) %in, align 4
  11   %and = and i64 %a, 1234567
  12   store i64 %and, ptr addrspace(1) %out, align 8
  13   ret void
  14 }
  15
  16 ; GCN-LABEL: {{^}}reduce_i64_align_4_bitcast_v2i32_elt0:
  17 ; GCN: buffer_load_dword [[VAL:v[0-9]+]]
  18 ; GCN: buffer_store_dword [[VAL]]
  19 define amdgpu_kernel void @reduce_i64_align_4_bitcast_v2i32_elt0(ptr addrspace(1) %out, ptr addrspace(1) %in) #0 {
  20   %a = load i64, ptr addrspace(1) %in, align 4
  21   %vec = bitcast i64 %a to <2 x i32>
  22   %elt0 = extractelement <2 x i32> %vec, i32 0
  23   store i32 %elt0, ptr addrspace(1) %out
  24   ret void
  25 }
  26
  27 ; GCN-LABEL: {{^}}reduce_i64_align_4_bitcast_v2i32_elt1:
  28 ; GCN: buffer_load_dword [[VAL:v[0-9]+]], off, s{{\[[0-9]+:[0-9]+\]}}, 0 offset:4
  29 ; GCN: buffer_store_dword [[VAL]]
  30 define amdgpu_kernel void @reduce_i64_align_4_bitcast_v2i32_elt1(ptr addrspace(1) %out, ptr addrspace(1) %in) #0 {
  31   %a = load i64, ptr addrspace(1) %in, align 4
  32   %vec = bitcast i64 %a to <2 x i32>
  33   %elt0 = extractelement <2 x i32> %vec, i32 1
  34   store i32 %elt0, ptr addrspace(1) %out
  35   ret void
  36 }
  37
  38 attributes #0 = { nounwind }