llvm/test/CodeGen/ARM/big-endian-vmov.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py UTC_ARGS: --version 5
   2 ; RUN: llc < %s -mtriple armv7-eabi -o - | FileCheck %s --check-prefixes=CHECK,CHECK-LE
   3 ; RUN: llc < %s -mtriple armebv7-eabi -o - | FileCheck %s --check-prefixes=CHECK,CHECK-BE
   4
   5 define arm_aapcs_vfpcc <8 x i8> @vmov_i8() {
   6 ; CHECK-LE-LABEL: vmov_i8:
   7 ; CHECK-LE:       @ %bb.0:
   8 ; CHECK-LE-NEXT:    vmov.i64 d0, #0xff00000000000000
   9 ; CHECK-LE-NEXT:    bx lr
  10 ;
  11 ; CHECK-BE-LABEL: vmov_i8:
  12 ; CHECK-BE:       @ %bb.0:
  13 ; CHECK-BE-NEXT:    vmov.i64 d16, #0xff00000000000000
  14 ; CHECK-BE-NEXT:    vrev64.8 d0, d16
  15 ; CHECK-BE-NEXT:    bx lr
  16   ret <8 x i8> <i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 -1>
  17 }
  18
  19 define arm_aapcs_vfpcc <4 x i16> @vmov_i16_a() {
  20 ; CHECK-LE-LABEL: vmov_i16_a:
  21 ; CHECK-LE:       @ %bb.0:
  22 ; CHECK-LE-NEXT:    vmov.i64 d0, #0xffff000000000000
  23 ; CHECK-LE-NEXT:    bx lr
  24 ;
  25 ; CHECK-BE-LABEL: vmov_i16_a:
  26 ; CHECK-BE:       @ %bb.0:
  27 ; CHECK-BE-NEXT:    vmov.i64 d16, #0xffff000000000000
  28 ; CHECK-BE-NEXT:    vrev64.16 d0, d16
  29 ; CHECK-BE-NEXT:    bx lr
  30   ret <4 x i16> <i16 0, i16 0, i16 0, i16 -1>
  31 }
  32
  33 define arm_aapcs_vfpcc <4 x i16> @vmov_i16_b() {
  34 ; CHECK-LE-LABEL: vmov_i16_b:
  35 ; CHECK-LE:       @ %bb.0:
  36 ; CHECK-LE-NEXT:    vmov.i64 d0, #0xff000000000000
  37 ; CHECK-LE-NEXT:    bx lr
  38 ;
  39 ; CHECK-BE-LABEL: vmov_i16_b:
  40 ; CHECK-BE:       @ %bb.0:
  41 ; CHECK-BE-NEXT:    vmov.i64 d16, #0xff000000000000
  42 ; CHECK-BE-NEXT:    vrev64.16 d0, d16
  43 ; CHECK-BE-NEXT:    bx lr
  44   ret <4 x i16> <i16 0, i16 0, i16 0, i16 255>
  45 }
  46
  47 define arm_aapcs_vfpcc <4 x i16> @vmov_i16_c() {
  48 ; CHECK-LE-LABEL: vmov_i16_c:
  49 ; CHECK-LE:       @ %bb.0:
  50 ; CHECK-LE-NEXT:    vmov.i64 d0, #0xff00000000000000
  51 ; CHECK-LE-NEXT:    bx lr
  52 ;
  53 ; CHECK-BE-LABEL: vmov_i16_c:
  54 ; CHECK-BE:       @ %bb.0:
  55 ; CHECK-BE-NEXT:    vmov.i64 d16, #0xff00000000000000
  56 ; CHECK-BE-NEXT:    vrev64.16 d0, d16
  57 ; CHECK-BE-NEXT:    bx lr
  58   ret <4 x i16> <i16 0, i16 0, i16 0, i16 65280>
  59 }
  60
  61 define arm_aapcs_vfpcc <2 x i32> @vmov_i32_a() {
  62 ; CHECK-LE-LABEL: vmov_i32_a:
  63 ; CHECK-LE:       @ %bb.0:
  64 ; CHECK-LE-NEXT:    vmov.i64 d0, #0xffffffff00000000
  65 ; CHECK-LE-NEXT:    bx lr
  66 ;
  67 ; CHECK-BE-LABEL: vmov_i32_a:
  68 ; CHECK-BE:       @ %bb.0:
  69 ; CHECK-BE-NEXT:    vmov.i64 d16, #0xffffffff00000000
  70 ; CHECK-BE-NEXT:    vrev64.32 d0, d16
  71 ; CHECK-BE-NEXT:    bx lr
  72   ret <2 x i32> <i32 0, i32 -1>
  73 }
  74
  75 define arm_aapcs_vfpcc <2 x i32> @vmov_i32_b() {
  76 ; CHECK-LE-LABEL: vmov_i32_b:
  77 ; CHECK-LE:       @ %bb.0:
  78 ; CHECK-LE-NEXT:    vmov.i64 d0, #0xff00000000
  79 ; CHECK-LE-NEXT:    bx lr
  80 ;
  81 ; CHECK-BE-LABEL: vmov_i32_b:
  82 ; CHECK-BE:       @ %bb.0:
  83 ; CHECK-BE-NEXT:    vmov.i64 d16, #0xff00000000
  84 ; CHECK-BE-NEXT:    vrev64.32 d0, d16
  85 ; CHECK-BE-NEXT:    bx lr
  86   ret <2 x i32> <i32 0, i32 255>
  87 }
  88
  89 define arm_aapcs_vfpcc <2 x i32> @vmov_i32_c() {
  90 ; CHECK-LE-LABEL: vmov_i32_c:
  91 ; CHECK-LE:       @ %bb.0:
  92 ; CHECK-LE-NEXT:    vmov.i64 d0, #0xff0000000000
  93 ; CHECK-LE-NEXT:    bx lr
  94 ;
  95 ; CHECK-BE-LABEL: vmov_i32_c:
  96 ; CHECK-BE:       @ %bb.0:
  97 ; CHECK-BE-NEXT:    vmov.i64 d16, #0xff0000000000
  98 ; CHECK-BE-NEXT:    vrev64.32 d0, d16
  99 ; CHECK-BE-NEXT:    bx lr
 100   ret <2 x i32> <i32 0, i32 65280>
 101 }
 102
 103 define arm_aapcs_vfpcc <2 x i32> @vmov_i32_d() {
 104 ; CHECK-LE-LABEL: vmov_i32_d:
 105 ; CHECK-LE:       @ %bb.0:
 106 ; CHECK-LE-NEXT:    vmov.i64 d0, #0xff000000000000
 107 ; CHECK-LE-NEXT:    bx lr
 108 ;
 109 ; CHECK-BE-LABEL: vmov_i32_d:
 110 ; CHECK-BE:       @ %bb.0:
 111 ; CHECK-BE-NEXT:    vmov.i64 d16, #0xff000000000000
 112 ; CHECK-BE-NEXT:    vrev64.32 d0, d16
 113 ; CHECK-BE-NEXT:    bx lr
 114   ret <2 x i32> <i32 0, i32 16711680>
 115 }
 116
 117 define arm_aapcs_vfpcc <2 x i32> @vmov_i32_e() {
 118 ; CHECK-LE-LABEL: vmov_i32_e:
 119 ; CHECK-LE:       @ %bb.0:
 120 ; CHECK-LE-NEXT:    vmov.i64 d0, #0xff00000000000000
 121 ; CHECK-LE-NEXT:    bx lr
 122 ;
 123 ; CHECK-BE-LABEL: vmov_i32_e:
 124 ; CHECK-BE:       @ %bb.0:
 125 ; CHECK-BE-NEXT:    vmov.i64 d16, #0xff00000000000000
 126 ; CHECK-BE-NEXT:    vrev64.32 d0, d16
 127 ; CHECK-BE-NEXT:    bx lr
 128   ret <2 x i32> <i32 0, i32 4278190080>
 129 }
 130
 131 define arm_aapcs_vfpcc <1 x i64> @vmov_i64_a() {
 132 ; CHECK-LABEL: vmov_i64_a:
 133 ; CHECK:       @ %bb.0:
 134 ; CHECK-NEXT:    vmov.i8 d0, #0xff
 135 ; CHECK-NEXT:    bx lr
 136   ret <1 x i64> <i64 -1>
 137 }
 138
 139 define arm_aapcs_vfpcc <1 x i64> @vmov_i64_b() {
 140 ; CHECK-LE-LABEL: vmov_i64_b:
 141 ; CHECK-LE:       @ %bb.0:
 142 ; CHECK-LE-NEXT:    vmov.i64 d0, #0xffff00ff0000ff
 143 ; CHECK-LE-NEXT:    bx lr
 144 ;
 145 ; CHECK-BE-LABEL: vmov_i64_b:
 146 ; CHECK-BE:       @ %bb.0:
 147 ; CHECK-BE-NEXT:    vmov.i64 d16, #0xff0000ff00ffff00
 148 ; CHECK-BE-NEXT:    vrev64.32 d0, d16
 149 ; CHECK-BE-NEXT:    bx lr
 150   ret <1 x i64> <i64 72056498804490495>
 151 }
 152
 153 define arm_aapcs_vfpcc <2 x i64> @vmov_v2i64_b() {
 154 ; CHECK-LABEL: vmov_v2i64_b:
 155 ; CHECK:       @ %bb.0:
 156 ; CHECK-NEXT:    vmov.i64 q0, #0xffff00ff0000ff
 157 ; CHECK-NEXT:    bx lr
 158   ret <2 x i64> <i64 72056498804490495, i64 72056498804490495>
 159 }
 160
 161 define arm_aapcs_vfpcc <4 x i32> @vmov_v4i32_b() {
 162 ; CHECK-LE-LABEL: vmov_v4i32_b:
 163 ; CHECK-LE:       @ %bb.0:
 164 ; CHECK-LE-NEXT:    vmov.i64 q0, #0xff0000ff00ffff00
 165 ; CHECK-LE-NEXT:    bx lr
 166 ;
 167 ; CHECK-BE-LABEL: vmov_v4i32_b:
 168 ; CHECK-BE:       @ %bb.0:
 169 ; CHECK-BE-NEXT:    vmov.i64 q0, #0xffff00ff0000ff
 170 ; CHECK-BE-NEXT:    bx lr
 171   ret <4 x i32> <i32 u0xffff00, i32 u0xff0000ff, i32 u0xffff00, i32 u0xff0000ff>
 172 }
 173
 174 define arm_aapcs_vfpcc <2 x i64> @and_v2i64_b(<2 x i64> %a) {
 175 ; CHECK-LE-LABEL: and_v2i64_b:
 176 ; CHECK-LE:       @ %bb.0:
 177 ; CHECK-LE-NEXT:    vmov.i64 q8, #0xffff00ff0000ff
 178 ; CHECK-LE-NEXT:    vand q0, q0, q8
 179 ; CHECK-LE-NEXT:    bx lr
 180 ;
 181 ; CHECK-BE-LABEL: and_v2i64_b:
 182 ; CHECK-BE:       @ %bb.0:
 183 ; CHECK-BE-NEXT:    vmov.i64 q8, #0xff0000ff00ffff00
 184 ; CHECK-BE-NEXT:    vrev64.32 q8, q8
 185 ; CHECK-BE-NEXT:    vand q0, q0, q8
 186 ; CHECK-BE-NEXT:    bx lr
 187   %b = and <2 x i64> %a, <i64 72056498804490495, i64 72056498804490495>
 188   ret <2 x i64> %b
 189 }
 190
 191 define arm_aapcs_vfpcc <4 x i32> @and_v4i32_b(<4 x i32> %a) {
 192 ; CHECK-LE-LABEL: and_v4i32_b:
 193 ; CHECK-LE:       @ %bb.0:
 194 ; CHECK-LE-NEXT:    vmov.i64 q8, #0xff0000ff00ffff00
 195 ; CHECK-LE-NEXT:    vand q0, q0, q8
 196 ; CHECK-LE-NEXT:    bx lr
 197 ;
 198 ; CHECK-BE-LABEL: and_v4i32_b:
 199 ; CHECK-BE:       @ %bb.0:
 200 ; CHECK-BE-NEXT:    vmov.i64 q8, #0xff0000ff00ffff00
 201 ; CHECK-BE-NEXT:    vrev64.32 q9, q0
 202 ; CHECK-BE-NEXT:    vand q8, q9, q8
 203 ; CHECK-BE-NEXT:    vrev64.32 q0, q8
 204 ; CHECK-BE-NEXT:    bx lr
 205   %b = and <4 x i32> %a, <i32 u0xffff00, i32 u0xff0000ff, i32 u0xffff00, i32 u0xff0000ff>
 206   ret <4 x i32> %b
 207 }
 208
 209 define arm_aapcs_vfpcc <8 x i16> @vmvn_v16i8_m1() {
 210 ; CHECK-LE-LABEL: vmvn_v16i8_m1:
 211 ; CHECK-LE:       @ %bb.0:
 212 ; CHECK-LE-NEXT:    vmvn.i32 q0, #0x10000
 213 ; CHECK-LE-NEXT:    bx lr
 214 ;
 215 ; CHECK-BE-LABEL: vmvn_v16i8_m1:
 216 ; CHECK-BE:       @ %bb.0:
 217 ; CHECK-BE-NEXT:    vmvn.i32 q0, #0x1
 218 ; CHECK-BE-NEXT:    bx lr
 219   ret <8 x i16> <i16 65535, i16 65534, i16 65535, i16 65534, i16 65535, i16 65534, i16 65535, i16 65534>
 220 }
 221
 222 define arm_aapcs_vfpcc <8 x i16> @and_v8i16_m1(<8 x i16> %a) {
 223 ; CHECK-LE-LABEL: and_v8i16_m1:
 224 ; CHECK-LE:       @ %bb.0:
 225 ; CHECK-LE-NEXT:    vbic.i32 q0, #0x10000
 226 ; CHECK-LE-NEXT:    bx lr
 227 ;
 228 ; CHECK-BE-LABEL: and_v8i16_m1:
 229 ; CHECK-BE:       @ %bb.0:
 230 ; CHECK-BE-NEXT:    vrev64.16 q8, q0
 231 ; CHECK-BE-NEXT:    vbic.i32 q8, #0x10000
 232 ; CHECK-BE-NEXT:    vrev64.16 q0, q8
 233 ; CHECK-BE-NEXT:    bx lr
 234   %b = and <8 x i16> %a, <i16 65535, i16 65534, i16 65535, i16 65534, i16 65535, i16 65534, i16 65535, i16 65534>
 235   ret <8 x i16> %b
 236 }
 237
 238 define arm_aapcs_vfpcc <8 x i16> @or_v8i16_1(<8 x i16> %a) {
 239 ; CHECK-LE-LABEL: or_v8i16_1:
 240 ; CHECK-LE:       @ %bb.0:
 241 ; CHECK-LE-NEXT:    vorr.i32 q0, #0x10000
 242 ; CHECK-LE-NEXT:    bx lr
 243 ;
 244 ; CHECK-BE-LABEL: or_v8i16_1:
 245 ; CHECK-BE:       @ %bb.0:
 246 ; CHECK-BE-NEXT:    vrev64.16 q8, q0
 247 ; CHECK-BE-NEXT:    vorr.i32 q8, #0x10000
 248 ; CHECK-BE-NEXT:    vrev64.16 q0, q8
 249 ; CHECK-BE-NEXT:    bx lr
 250   %b = or <8 x i16> %a, <i16 0, i16 1, i16 0, i16 1, i16 0, i16 1, i16 0, i16 1>
 251   ret <8 x i16> %b
 252 }
 253
 254 define arm_aapcs_vfpcc <8 x i16> @xor_v8i16_m1(<8 x i16> %a) {
 255 ; CHECK-LE-LABEL: xor_v8i16_m1:
 256 ; CHECK-LE:       @ %bb.0:
 257 ; CHECK-LE-NEXT:    vmvn.i32 q8, #0x10000
 258 ; CHECK-LE-NEXT:    veor q0, q0, q8
 259 ; CHECK-LE-NEXT:    bx lr
 260 ;
 261 ; CHECK-BE-LABEL: xor_v8i16_m1:
 262 ; CHECK-BE:       @ %bb.0:
 263 ; CHECK-BE-NEXT:    vmvn.i32 q8, #0x10000
 264 ; CHECK-BE-NEXT:    vrev64.16 q9, q0
 265 ; CHECK-BE-NEXT:    veor q8, q9, q8
 266 ; CHECK-BE-NEXT:    vrev64.16 q0, q8
 267 ; CHECK-BE-NEXT:    bx lr
 268   %b = xor <8 x i16> %a, <i16 65535, i16 65534, i16 65535, i16 65534, i16 65535, i16 65534, i16 65535, i16 65534>
 269   ret <8 x i16> %b
 270 }