llvm/test/CodeGen/ARM/cmp1-peephole-thumb.mir

   1 # NOTE: Assertions have been autogenerated by utils/update_mir_test_checks.py
   2 # RUN: llc -run-pass=peephole-opt %s -o - | FileCheck %s
   3 # RUN: llc -passes=peephole-opt %s -o - | FileCheck %s
   4
   5 --- |
   6   ; ModuleID = '<stdin>'
   7   source_filename = "<stdin>"
   8   target datalayout = "e-m:e-p:32:32-i64:64-v128:64:128-a:0:32-n32-S64"
   9   target triple = "thumb-none--eabi"
  10
  11   define i32 @f(i32 %a, i32 %b) {
  12   entry:
  13     %mul = mul nsw i32 %b, %a
  14     %cmp = icmp eq i32 %mul, 0
  15     %conv = zext i1 %cmp to i32
  16     ret i32 %conv
  17   }
  18
  19 ...
  20 ---
  21 name:            f
  22 alignment:       2
  23 exposesReturnsTwice: false
  24 legalized:       false
  25 regBankSelected: false
  26 selected:        false
  27 tracksRegLiveness: true
  28 registers:
  29   - { id: 0, class: tgpr }
  30   - { id: 1, class: tgpr }
  31   - { id: 2, class: tgpr }
  32   - { id: 3, class: tgpr }
  33   - { id: 4, class: tgpr }
  34   - { id: 5, class: tgpr }
  35 liveins:
  36   - { reg: '$r0', virtual-reg: '%0' }
  37   - { reg: '$r1', virtual-reg: '%1' }
  38 frameInfo:
  39   isFrameAddressTaken: false
  40   isReturnAddressTaken: false
  41   hasStackMap:     false
  42   hasPatchPoint:   false
  43   stackSize:       0
  44   offsetAdjustment: 0
  45   maxAlignment:    0
  46   adjustsStack:    false
  47   hasCalls:        false
  48   maxCallFrameSize: 0
  49   hasOpaqueSPAdjustment: false
  50   hasVAStart:      false
  51   hasMustTailInVarArgFunc: false
  52
  53 body:             |
  54   ; CHECK-LABEL: name: f
  55   ; CHECK: bb.0.entry:
  56   ; CHECK:   successors: %bb.2(0x40000000), %bb.1(0x40000000)
  57   ; CHECK:   liveins: $r0, $r1
  58   ; CHECK:   [[COPY:%[0-9]+]]:tgpr = COPY $r1
  59   ; CHECK:   [[COPY1:%[0-9]+]]:tgpr = COPY $r0
  60   ; CHECK:   %3:tgpr, $cpsr = tMOVi8 1, 14 /* CC::al */, $noreg
  61   ; CHECK:   %4:tgpr, $cpsr = tMOVi8 0, 14 /* CC::al */, $noreg
  62   ; CHECK:   %2:tgpr, $cpsr = tMUL [[COPY]], [[COPY1]], 14 /* CC::al */, $noreg
  63   ; CHECK:   tBcc %bb.2, 0 /* CC::eq */, $cpsr
  64   ; CHECK: bb.1.entry:
  65   ; CHECK:   successors: %bb.2(0x80000000)
  66   ; CHECK: bb.2.entry:
  67   ; CHECK:   [[PHI:%[0-9]+]]:tgpr = PHI %4, %bb.1, %3, %bb.0
  68   ; CHECK:   $r0 = COPY [[PHI]]
  69   ; CHECK:   tBX_RET 14 /* CC::al */, $noreg, implicit $r0
  70   bb.0.entry:
  71     liveins: $r0, $r1
  72
  73     %1 = COPY $r1
  74     %0 = COPY $r0
  75     %2, $cpsr = tMUL %1, %0, 14, $noreg
  76     %3, $cpsr = tMOVi8 1, 14, $noreg
  77     %4, $cpsr = tMOVi8 0, 14, $noreg
  78     tCMPi8 killed %2, 0, 14, $noreg, implicit-def $cpsr
  79     tBcc %bb.2.entry, 0, $cpsr
  80
  81   bb.1.entry:
  82
  83   bb.2.entry:
  84     %5 = PHI %4, %bb.1.entry, %3, %bb.0.entry
  85     $r0 = COPY %5
  86     tBX_RET 14, $noreg, implicit $r0
  87
  88 ...