llvm/test/CodeGen/ARM/vld4.ll

   1 ; RUN: llc -mtriple=arm-eabi -mattr=+neon %s -o - | FileCheck %s
   2
   3 %struct.__neon_int8x8x4_t = type { <8 x i8>,  <8 x i8>,  <8 x i8>, <8 x i8> }
   4 %struct.__neon_int16x4x4_t = type { <4 x i16>, <4 x i16>, <4 x i16>, <4 x i16> }
   5 %struct.__neon_int32x2x4_t = type { <2 x i32>, <2 x i32>, <2 x i32>, <2 x i32> }
   6 %struct.__neon_float32x2x4_t = type { <2 x float>, <2 x float>, <2 x float>, <2 x float> }
   7 %struct.__neon_int64x1x4_t = type { <1 x i64>, <1 x i64>, <1 x i64>, <1 x i64> }
   8
   9 %struct.__neon_int8x16x4_t = type { <16 x i8>,  <16 x i8>,  <16 x i8>, <16 x i8> }
  10 %struct.__neon_int16x8x4_t = type { <8 x i16>, <8 x i16>, <8 x i16>, <8 x i16> }
  11 %struct.__neon_int32x4x4_t = type { <4 x i32>, <4 x i32>, <4 x i32>, <4 x i32> }
  12 %struct.__neon_float32x4x4_t = type { <4 x float>, <4 x float>, <4 x float>, <4 x float> }
  13
  14 define <8 x i8> @vld4i8(ptr %A) nounwind {
  15 ;CHECK-LABEL: vld4i8:
  16 ;Check the alignment value.  Max for this instruction is 256 bits:
  17 ;CHECK: vld4.8 {d16, d17, d18, d19}, [{{r[0-9]+|lr}}:64]
  18         %tmp1 = call %struct.__neon_int8x8x4_t @llvm.arm.neon.vld4.v8i8.p0(ptr %A, i32 8)
  19         %tmp2 = extractvalue %struct.__neon_int8x8x4_t %tmp1, 0
  20         %tmp3 = extractvalue %struct.__neon_int8x8x4_t %tmp1, 2
  21         %tmp4 = add <8 x i8> %tmp2, %tmp3
  22         ret <8 x i8> %tmp4
  23 }
  24
  25 ;Check for a post-increment updating load with register increment.
  26 define <8 x i8> @vld4i8_update(ptr %ptr, i32 %inc) nounwind {
  27 ;CHECK-LABEL: vld4i8_update:
  28 ;CHECK: vld4.8 {d16, d17, d18, d19}, [{{r[0-9]+|lr}}:128], r1
  29         %A = load ptr, ptr %ptr
  30         %tmp1 = call %struct.__neon_int8x8x4_t @llvm.arm.neon.vld4.v8i8.p0(ptr %A, i32 16)
  31         %tmp2 = extractvalue %struct.__neon_int8x8x4_t %tmp1, 0
  32         %tmp3 = extractvalue %struct.__neon_int8x8x4_t %tmp1, 2
  33         %tmp4 = add <8 x i8> %tmp2, %tmp3
  34         %tmp5 = getelementptr i8, ptr %A, i32 %inc
  35         store ptr %tmp5, ptr %ptr
  36         ret <8 x i8> %tmp4
  37 }
  38
  39 define <4 x i16> @vld4i16(ptr %A) nounwind {
  40 ;CHECK-LABEL: vld4i16:
  41 ;Check the alignment value.  Max for this instruction is 256 bits:
  42 ;CHECK: vld4.16 {d16, d17, d18, d19}, [{{r[0-9]+|lr}}:128]
  43         %tmp1 = call %struct.__neon_int16x4x4_t @llvm.arm.neon.vld4.v4i16.p0(ptr %A, i32 16)
  44         %tmp2 = extractvalue %struct.__neon_int16x4x4_t %tmp1, 0
  45         %tmp3 = extractvalue %struct.__neon_int16x4x4_t %tmp1, 2
  46         %tmp4 = add <4 x i16> %tmp2, %tmp3
  47         ret <4 x i16> %tmp4
  48 }
  49
  50 define <2 x i32> @vld4i32(ptr %A) nounwind {
  51 ;CHECK-LABEL: vld4i32:
  52 ;Check the alignment value.  Max for this instruction is 256 bits:
  53 ;CHECK: vld4.32 {d16, d17, d18, d19}, [{{r[0-9]+|lr}}:256]
  54         %tmp1 = call %struct.__neon_int32x2x4_t @llvm.arm.neon.vld4.v2i32.p0(ptr %A, i32 32)
  55         %tmp2 = extractvalue %struct.__neon_int32x2x4_t %tmp1, 0
  56         %tmp3 = extractvalue %struct.__neon_int32x2x4_t %tmp1, 2
  57         %tmp4 = add <2 x i32> %tmp2, %tmp3
  58         ret <2 x i32> %tmp4
  59 }
  60
  61 define <2 x float> @vld4f(ptr %A) nounwind {
  62 ;CHECK-LABEL: vld4f:
  63 ;CHECK: vld4.32
  64         %tmp1 = call %struct.__neon_float32x2x4_t @llvm.arm.neon.vld4.v2f32.p0(ptr %A, i32 1)
  65         %tmp2 = extractvalue %struct.__neon_float32x2x4_t %tmp1, 0
  66         %tmp3 = extractvalue %struct.__neon_float32x2x4_t %tmp1, 2
  67         %tmp4 = fadd <2 x float> %tmp2, %tmp3
  68         ret <2 x float> %tmp4
  69 }
  70
  71 define <1 x i64> @vld4i64(ptr %A) nounwind {
  72 ;CHECK-LABEL: vld4i64:
  73 ;Check the alignment value.  Max for this instruction is 256 bits:
  74 ;CHECK: vld1.64 {d16, d17, d18, d19}, [{{r[0-9]+|lr}}:256]
  75         %tmp1 = call %struct.__neon_int64x1x4_t @llvm.arm.neon.vld4.v1i64.p0(ptr %A, i32 64)
  76         %tmp2 = extractvalue %struct.__neon_int64x1x4_t %tmp1, 0
  77         %tmp3 = extractvalue %struct.__neon_int64x1x4_t %tmp1, 2
  78         %tmp4 = add <1 x i64> %tmp2, %tmp3
  79         ret <1 x i64> %tmp4
  80 }
  81
  82 define <1 x i64> @vld4i64_update(ptr %ptr, ptr %A) nounwind {
  83 ;CHECK-LABEL: vld4i64_update:
  84 ;CHECK: vld1.64 {d16, d17, d18, d19}, [{{r[0-9]+|lr}}:256]!
  85         %tmp1 = call %struct.__neon_int64x1x4_t @llvm.arm.neon.vld4.v1i64.p0(ptr %A, i32 64)
  86         %tmp5 = getelementptr i64, ptr %A, i32 4
  87         store ptr %tmp5, ptr %ptr
  88         %tmp2 = extractvalue %struct.__neon_int64x1x4_t %tmp1, 0
  89         %tmp3 = extractvalue %struct.__neon_int64x1x4_t %tmp1, 2
  90         %tmp4 = add <1 x i64> %tmp2, %tmp3
  91         ret <1 x i64> %tmp4
  92 }
  93
  94 define <1 x i64> @vld4i64_reg_update(ptr %ptr, ptr %A) nounwind {
  95 ;CHECK-LABEL: vld4i64_reg_update:
  96 ;CHECK: vld1.64 {d16, d17, d18, d19}, [{{r[0-9]+|lr}}:256], {{r[0-9]+|lr}}
  97         %tmp1 = call %struct.__neon_int64x1x4_t @llvm.arm.neon.vld4.v1i64.p0(ptr %A, i32 64)
  98         %tmp5 = getelementptr i64, ptr %A, i32 1
  99         store ptr %tmp5, ptr %ptr
 100         %tmp2 = extractvalue %struct.__neon_int64x1x4_t %tmp1, 0
 101         %tmp3 = extractvalue %struct.__neon_int64x1x4_t %tmp1, 2
 102         %tmp4 = add <1 x i64> %tmp2, %tmp3
 103         ret <1 x i64> %tmp4
 104 }
 105
 106 define <16 x i8> @vld4Qi8(ptr %A) nounwind {
 107 ;CHECK-LABEL: vld4Qi8:
 108 ;Check the alignment value.  Max for this instruction is 256 bits:
 109 ;CHECK: vld4.8 {d16, d18, d20, d22}, [{{r[0-9]+|lr}}:256]!
 110 ;CHECK: vld4.8 {d17, d19, d21, d23}, [{{r[0-9]+|lr}}:256]
 111         %tmp1 = call %struct.__neon_int8x16x4_t @llvm.arm.neon.vld4.v16i8.p0(ptr %A, i32 64)
 112         %tmp2 = extractvalue %struct.__neon_int8x16x4_t %tmp1, 0
 113         %tmp3 = extractvalue %struct.__neon_int8x16x4_t %tmp1, 2
 114         %tmp4 = add <16 x i8> %tmp2, %tmp3
 115         ret <16 x i8> %tmp4
 116 }
 117
 118 define <8 x i16> @vld4Qi16(ptr %A) nounwind {
 119 ;CHECK-LABEL: vld4Qi16:
 120 ;Check for no alignment specifier.
 121 ;CHECK: vld4.16 {d16, d18, d20, d22}, [{{r[0-9]+|lr}}]!
 122 ;CHECK: vld4.16 {d17, d19, d21, d23}, [{{r[0-9]+|lr}}]
 123         %tmp1 = call %struct.__neon_int16x8x4_t @llvm.arm.neon.vld4.v8i16.p0(ptr %A, i32 1)
 124         %tmp2 = extractvalue %struct.__neon_int16x8x4_t %tmp1, 0
 125         %tmp3 = extractvalue %struct.__neon_int16x8x4_t %tmp1, 2
 126         %tmp4 = add <8 x i16> %tmp2, %tmp3
 127         ret <8 x i16> %tmp4
 128 }
 129
 130 ;Check for a post-increment updating load.
 131 define <8 x i16> @vld4Qi16_update(ptr %ptr) nounwind {
 132 ;CHECK-LABEL: vld4Qi16_update:
 133 ;CHECK: vld4.16 {d16, d18, d20, d22}, [{{r[0-9]+|lr}}:64]!
 134 ;CHECK: vld4.16 {d17, d19, d21, d23}, [{{r[0-9]+|lr}}:64]!
 135         %A = load ptr, ptr %ptr
 136         %tmp1 = call %struct.__neon_int16x8x4_t @llvm.arm.neon.vld4.v8i16.p0(ptr %A, i32 8)
 137         %tmp2 = extractvalue %struct.__neon_int16x8x4_t %tmp1, 0
 138         %tmp3 = extractvalue %struct.__neon_int16x8x4_t %tmp1, 2
 139         %tmp4 = add <8 x i16> %tmp2, %tmp3
 140         %tmp5 = getelementptr i16, ptr %A, i32 32
 141         store ptr %tmp5, ptr %ptr
 142         ret <8 x i16> %tmp4
 143 }
 144
 145 define <4 x i32> @vld4Qi32(ptr %A) nounwind {
 146 ;CHECK-LABEL: vld4Qi32:
 147 ;CHECK: vld4.32
 148 ;CHECK: vld4.32
 149         %tmp1 = call %struct.__neon_int32x4x4_t @llvm.arm.neon.vld4.v4i32.p0(ptr %A, i32 1)
 150         %tmp2 = extractvalue %struct.__neon_int32x4x4_t %tmp1, 0
 151         %tmp3 = extractvalue %struct.__neon_int32x4x4_t %tmp1, 2
 152         %tmp4 = add <4 x i32> %tmp2, %tmp3
 153         ret <4 x i32> %tmp4
 154 }
 155
 156 define <4 x float> @vld4Qf(ptr %A) nounwind {
 157 ;CHECK-LABEL: vld4Qf:
 158 ;CHECK: vld4.32
 159 ;CHECK: vld4.32
 160         %tmp1 = call %struct.__neon_float32x4x4_t @llvm.arm.neon.vld4.v4f32.p0(ptr %A, i32 1)
 161         %tmp2 = extractvalue %struct.__neon_float32x4x4_t %tmp1, 0
 162         %tmp3 = extractvalue %struct.__neon_float32x4x4_t %tmp1, 2
 163         %tmp4 = fadd <4 x float> %tmp2, %tmp3
 164         ret <4 x float> %tmp4
 165 }
 166
 167 declare %struct.__neon_int8x8x4_t @llvm.arm.neon.vld4.v8i8.p0(ptr, i32) nounwind readonly
 168 declare %struct.__neon_int16x4x4_t @llvm.arm.neon.vld4.v4i16.p0(ptr, i32) nounwind readonly
 169 declare %struct.__neon_int32x2x4_t @llvm.arm.neon.vld4.v2i32.p0(ptr, i32) nounwind readonly
 170 declare %struct.__neon_float32x2x4_t @llvm.arm.neon.vld4.v2f32.p0(ptr, i32) nounwind readonly
 171 declare %struct.__neon_int64x1x4_t @llvm.arm.neon.vld4.v1i64.p0(ptr, i32) nounwind readonly
 172
 173 declare %struct.__neon_int8x16x4_t @llvm.arm.neon.vld4.v16i8.p0(ptr, i32) nounwind readonly
 174 declare %struct.__neon_int16x8x4_t @llvm.arm.neon.vld4.v8i16.p0(ptr, i32) nounwind readonly
 175 declare %struct.__neon_int32x4x4_t @llvm.arm.neon.vld4.v4i32.p0(ptr, i32) nounwind readonly
 176 declare %struct.__neon_float32x4x4_t @llvm.arm.neon.vld4.v4f32.p0(ptr, i32) nounwind readonly