llvm/test/CodeGen/Hexagon/autohvx/isel-split-masked.ll

   1 ; RUN: llc -mtriple=hexagon < %s | FileCheck %s
   2
   3 ; Check that this compiles successfully.
   4 ; CHECK: vmem
   5
   6 target datalayout = "e-m:e-p:32:32:32-a:0-n16:32-i64:64:64-i32:32:32-i16:16:16-i1:8:8-f32:32:32-f64:64:64-v32:32:32-v64:64:64-v512:512:512-v1024:1024:1024-v2048:2048:2048"
   7 target triple = "hexagon"
   8
   9 define void @f0() #0 {
  10 b0:
  11   %v0 = call <64 x i32> @llvm.masked.load.v64i32.p0(ptr nonnull undef, i32 4, <64 x i1> <i1 true, i1 true, i1 true, i1 true, i1 true, i1 true, i1 true, i1 true, i1 true, i1 true, i1 true, i1 true, i1 true, i1 true, i1 true, i1 true, i1 true, i1 true, i1 true, i1 true, i1 true, i1 true, i1 true, i1 true, i1 false, i1 false, i1 false, i1 false, i1 false, i1 false, i1 false, i1 false, i1 false, i1 false, i1 false, i1 false, i1 false, i1 false, i1 false, i1 false, i1 false, i1 false, i1 false, i1 false, i1 false, i1 false, i1 false, i1 false, i1 false, i1 false, i1 false, i1 false, i1 false, i1 false, i1 false, i1 false, i1 false, i1 false, i1 false, i1 false, i1 false, i1 false, i1 false, i1 false>, <64 x i32> undef)
  12   %v1 = icmp sgt <64 x i32> %v0, zeroinitializer
  13   %v2 = sext <64 x i1> %v1 to <64 x i32>
  14   %v3 = add nsw <64 x i32> zeroinitializer, %v2
  15   %v4 = add nsw <64 x i32> %v3, zeroinitializer
  16   %v5 = icmp sgt <64 x i32> %v4, zeroinitializer
  17   %v6 = select <64 x i1> %v5, <64 x i32> %v4, <64 x i32> zeroinitializer
  18   %v7 = select <64 x i1> zeroinitializer, <64 x i32> undef, <64 x i32> %v6
  19   %v8 = trunc <64 x i32> %v7 to <64 x i16>
  20   call void @llvm.masked.store.v64i16.p0(<64 x i16> %v8, ptr undef, i32 2, <64 x i1> <i1 true, i1 true, i1 true, i1 true, i1 true, i1 true, i1 true, i1 true, i1 true, i1 true, i1 true, i1 true, i1 true, i1 true, i1 true, i1 true, i1 true, i1 true, i1 true, i1 true, i1 true, i1 true, i1 true, i1 true, i1 false, i1 false, i1 false, i1 false, i1 false, i1 false, i1 false, i1 false, i1 false, i1 false, i1 false, i1 false, i1 false, i1 false, i1 false, i1 false, i1 false, i1 false, i1 false, i1 false, i1 false, i1 false, i1 false, i1 false, i1 false, i1 false, i1 false, i1 false, i1 false, i1 false, i1 false, i1 false, i1 false, i1 false, i1 false, i1 false, i1 false, i1 false, i1 false, i1 false>)
  21   ret void
  22 }
  23
  24 ; Function Attrs: argmemonly nounwind readonly willreturn
  25 declare <64 x i32> @llvm.masked.load.v64i32.p0(ptr, i32 immarg, <64 x i1>, <64 x i32>) #1
  26
  27 ; Function Attrs: argmemonly nounwind willreturn
  28 declare void @llvm.masked.store.v64i16.p0(<64 x i16>, ptr, i32 immarg, <64 x i1>) #2
  29
  30 attributes #0 = { "target-features"="+hvx-length128b,+hvxv67,+v67,-long-calls" }
  31 attributes #1 = { argmemonly nounwind readonly willreturn }
  32 attributes #2 = { argmemonly nounwind willreturn }