llvm/test/CodeGen/Hexagon/inline-asm-qv.ll

   1 ; RUN: llc -march=hexagon -no-integrated-as < %s | FileCheck %s
   2
   3 ; Check that constraints q and v are handled correctly.
   4 ; CHECK: q{{.}} = vgtw(v{{.}}.w,v{{.}}.w)
   5 ; CHECK: vand
   6 ; CHECK: vmem
   7
   8 target triple = "hexagon"
   9
  10 ; Function Attrs: nounwind
  11 define void @foo(<16 x i32> %v0, <16 x i32> %v1, ptr nocapture %p) #0 {
  12 entry:
  13   %0 = tail call <64 x i1> asm "$0 = vgtw($1.w,$2.w)", "=q,v,v"(<16 x i32> %v0, <16 x i32> %v1) #1
  14   %1 = tail call <16 x i32> @llvm.hexagon.V6.vandqrt(<64 x i1> %0, i32 -1) #1
  15   store <16 x i32> %1, ptr %p, align 64
  16   ret void
  17 }
  18
  19 declare <16 x i32> @llvm.hexagon.V6.vandqrt(<64 x i1>, i32) #1
  20
  21 attributes #0 = { nounwind "target-cpu"="hexagonv60" "target-features"="+hvxv60,+hvx-length64b" }
  22 attributes #1 = { nounwind readnone }