llvm/test/CodeGen/Hexagon/isel/isel-tfrrp.ll

   1 ; Check if a C2_tfrrp instruction with constant i32 0 input is generated
   2 ; The constant 0 is generated by a transfer immediate instruction.
   3
   4 ; RUN: llc -march=hexagon -debug-only=isel 2>&1 < %s - | FileCheck %s
   5 ; REQUIRES: asserts
   6
   7 ; CHECK: [[R0:%[0-9]+]]:intregs = A2_tfrsi 0
   8 ; CHECK-NEXT: predregs = C2_tfrrp killed [[R0]]:intregs
   9
  10 define void @test_false(i1 %0) {
  11   %2 = insertelement <1024 x i1> zeroinitializer, i1 %0, i64 0
  12   tail call void @llvm.masked.store.v1024f32.p0(<1024 x float> zeroinitializer, ptr null, i32 1, <1024 x i1> %2)
  13   ret void
  14 }
  15
  16 declare void @llvm.masked.store.v1024f32.p0(<1024 x float>, ptr nocapture, i32 immarg, <1024 x i1>)