llvm/test/CodeGen/Hexagon/subi-asl.ll

   1 ; RUN: llc -march=hexagon < %s | FileCheck %s
   2
   3 ; Check if S4_subi_asl_ri is being generated correctly.
   4
   5 ; CHECK-LABEL: yes_sub_asl
   6 ; FIXME: We no longer get subi_asl here.
   7 ; XCHECK: [[REG1:(r[0-9]+)]] = sub(#0,asl([[REG1]],#1))
   8 ; CHECK: [[REG1:(r[0-9]+)]] = asl([[REG1]],#1)
   9 ; CHECK:  = sub(#0,[[REG1]])
  10
  11 ; CHECK-LABEL: no_sub_asl
  12 ; CHECK: [[REG2:(r[0-9]+)]] = asl(r{{[0-9]+}},#1)
  13 ; CHECK: r{{[0-9]+}} = sub([[REG2]],r{{[0-9]+}})
  14
  15 %struct.rtx_def = type { i16, i8 }
  16
  17 @this_insn_number = external global i32, align 4
  18
  19 ; Function Attrs: nounwind
  20 define void @yes_sub_asl(ptr %reg, ptr nocapture readonly %setter) #0 {
  21 entry:
  22   %0 = load i16, ptr %reg, align 4
  23   switch i16 %0, label %return [
  24     i16 2, label %if.end
  25     i16 5, label %if.end
  26   ]
  27
  28 if.end:
  29   %1 = load i16, ptr %setter, align 4
  30   %cmp8 = icmp eq i16 %1, 56
  31   %conv9 = zext i1 %cmp8 to i32
  32   %2 = load i32, ptr @this_insn_number, align 4
  33   %3 = mul i32 %2, -2
  34   %sub = add nsw i32 %conv9, %3
  35   tail call void @reg_is_born(ptr nonnull %reg, i32 %sub) #2
  36   br label %return
  37
  38 return:
  39   ret void
  40 }
  41
  42 declare void @reg_is_born(ptr, i32) #1
  43
  44 ; Function Attrs: nounwind
  45 define void @no_sub_asl(ptr %reg, ptr nocapture readonly %setter) #0 {
  46 entry:
  47   %0 = load i16, ptr %reg, align 4
  48   switch i16 %0, label %return [
  49     i16 2, label %if.end
  50     i16 5, label %if.end
  51   ]
  52
  53 if.end:
  54   %1 = load i32, ptr @this_insn_number, align 4
  55   %mul = mul nsw i32 %1, 2
  56   %2 = load i16, ptr %setter, align 4
  57   %cmp8 = icmp eq i16 %2, 56
  58   %conv9 = zext i1 %cmp8 to i32
  59   %sub = sub nsw i32 %mul, %conv9
  60   tail call void @reg_is_born(ptr nonnull %reg, i32 %sub) #2
  61   br label %return
  62
  63 return:
  64   ret void
  65 }
  66
  67 attributes #0 = { nounwind "target-cpu"="hexagonv5" }
  68 attributes #1 = { "target-cpu"="hexagonv5" }
  69 attributes #2 = { nounwind }