llvm/test/CodeGen/Hexagon/swp-phi-ch-offset.ll

   1 ; RUN: llc -march=hexagon -enable-pipeliner -pipeliner-max-stages=2 < %s -pipeliner-experimental-cg=true | FileCheck %s
   2
   3 ; Test that we generate the correct offsets after we removed unneeded
   4 ; chain dependences between Phis and generated a better pipeline.
   5
   6 ; CHECK: loop0(.LBB0_[[LOOP:.]],
   7 ; CHECK: .LBB0_[[LOOP]]:
   8 ; CHECK: = memd([[REG0:(r[0-9]+)]]+#8)
   9 ; CHECK: memd([[REG0]]++#8) =
  10 ; CHECK: }{{[ \t]*}}:endloop0
  11
  12 @g0 = common global [400 x i8] zeroinitializer, align 8
  13 @g1 = common global [400 x i8] zeroinitializer, align 8
  14
  15 ; Function Attrs: nounwind
  16 define void @f0() #0 {
  17 b0:
  18   br label %b2
  19
  20 b1:                                               ; preds = %b2
  21   ret void
  22
  23 b2:                                               ; preds = %b2, %b0
  24   %v0 = phi ptr [ @g0, %b0 ], [ %v23, %b2 ]
  25   %v1 = phi ptr [ @g1, %b0 ], [ %v24, %b2 ]
  26   %v2 = phi i32 [ 0, %b0 ], [ %v21, %b2 ]
  27   %v4 = load <8 x i8>, ptr %v0, align 8
  28   %v6 = load <8 x i8>, ptr %v1, align 8
  29   %v7 = bitcast <8 x i8> %v4 to <2 x i32>
  30   %v8 = extractelement <2 x i32> %v7, i32 0
  31   %v9 = extractelement <2 x i32> %v7, i32 1
  32   %v10 = bitcast <8 x i8> %v6 to <2 x i32>
  33   %v11 = extractelement <2 x i32> %v10, i32 0
  34   %v12 = extractelement <2 x i32> %v10, i32 1
  35   %v13 = tail call i64 @llvm.hexagon.S2.vzxtbh(i32 %v11)
  36   %v14 = tail call i64 @llvm.hexagon.S2.vzxtbh(i32 %v12)
  37   %v15 = tail call i64 @llvm.hexagon.M5.vmacbsu(i64 %v13, i32 %v8, i32 117901063)
  38   %v16 = tail call i64 @llvm.hexagon.M5.vmacbsu(i64 %v14, i32 %v9, i32 117901063)
  39   %v17 = tail call i32 @llvm.hexagon.S2.vtrunehb(i64 %v15)
  40   %v18 = tail call i32 @llvm.hexagon.S2.vtrunehb(i64 %v16)
  41   %v19 = tail call i64 @llvm.hexagon.A2.combinew(i32 %v18, i32 %v17)
  42   %v20 = bitcast i64 %v19 to <8 x i8>
  43   store <8 x i8> %v20, ptr %v1, align 8
  44   %v21 = add nsw i32 %v2, 8
  45   %v22 = icmp slt i32 %v2, 392
  46   %v23 = getelementptr i8, ptr %v0, i32 8
  47   %v24 = getelementptr i8, ptr %v1, i32 8
  48   br i1 %v22, label %b2, label %b1
  49 }
  50
  51 ; Function Attrs: nounwind readnone
  52 declare i64 @llvm.hexagon.S2.vzxtbh(i32) #1
  53
  54 ; Function Attrs: nounwind readnone
  55 declare i64 @llvm.hexagon.M5.vmacbsu(i64, i32, i32) #1
  56
  57 ; Function Attrs: nounwind readnone
  58 declare i32 @llvm.hexagon.S2.vtrunehb(i64) #1
  59
  60 ; Function Attrs: nounwind readnone
  61 declare i64 @llvm.hexagon.A2.combinew(i32, i32) #1
  62
  63 attributes #0 = { nounwind }
  64 attributes #1 = { nounwind readnone }