llvm/test/CodeGen/Hexagon/swp-subreg.ll

   1 ; RUN: llc -march=hexagon -enable-pipeliner -stats -o /dev/null < %s 2>&1 -pipeliner-experimental-cg=true | FileCheck %s --check-prefix=STATS
   2 ; REQUIRES: asserts
   3
   4 ; We're unable to pipeline a loop with a subreg as an operand of a Phi.
   5
   6 ; STATS-NOT: 1 pipeliner   - Number of loops software pipelined
   7
   8 ; Function Attrs: nounwind readnone
   9 define void @f0(i32 %a0) #0 {
  10 b0:
  11   %v0 = sext i32 %a0 to i64
  12   br label %b1
  13
  14 b1:                                               ; preds = %b1, %b0
  15   %v1 = phi i32 [ 805306368, %b0 ], [ %v12, %b1 ]
  16   %v2 = phi i32 [ 5, %b0 ], [ %v13, %b1 ]
  17   %v3 = sext i32 %v1 to i64
  18   %v4 = mul nsw i64 %v3, %v0
  19   %v5 = lshr i64 %v4, 32
  20   %v6 = trunc i64 %v5 to i32
  21   %v7 = sub nsw i32 536870912, %v6
  22   %v8 = sext i32 %v7 to i64
  23   %v9 = mul nsw i64 %v8, %v3
  24   %v10 = lshr i64 %v9, 32
  25   %v11 = shl nuw nsw i64 %v10, 4
  26   %v12 = trunc i64 %v11 to i32
  27   %v13 = add nsw i32 %v2, -1
  28   %v14 = icmp eq i32 %v13, 0
  29   br i1 %v14, label %b2, label %b1
  30
  31 b2:                                               ; preds = %b1
  32   ret void
  33 }
  34
  35 attributes #0 = { nounwind readnone "target-cpu"="hexagonv55" }