llvm/test/CodeGen/Hexagon/swp-ws-phi.mir

   1 # REQUIRES: asserts
   2 # RUN: llc --mtriple=hexagon %s -run-pass=pipeliner -debug-only=pipeliner \
   3 # RUN: -window-sched=force -filetype=null -verify-machineinstrs 2>&1 \
   4 # RUN: | FileCheck %s
   5
   6 # CHECK: Window scheduling is not needed!
   7 # CHECK-LABEL: body:             |
   8 # CHECK: bb.0:
   9 # CHECK: [[REG:%[0-9]+]]:intregs = A2_tfrsi 0
  10 # CHECK: bb.2:
  11 # CHECK: {{%[0-9]+}}:intregs = PHI {{%[0-9]+}}, %bb.0, [[REG]], %bb.2
  12
  13 ---
  14 name:            poll_for_response
  15 tracksRegLiveness: true
  16 body:             |
  17   bb.0:
  18     successors: %bb.2(0x80000000)
  19     liveins: $r0, $r1
  20
  21     %0:intregs = COPY $r1
  22     %1:intregs = COPY $r0
  23     %2:intregs = A2_tfrsi 0
  24     J2_loop0i %bb.2, 2, implicit-def $lc0, implicit-def $sa0, implicit-def $usr
  25     J2_jump %bb.2, implicit-def dead $pc
  26
  27   bb.1:
  28     PS_jmpret $r31, implicit-def dead $pc
  29
  30   bb.2:
  31     successors: %bb.1(0x04000000), %bb.2(0x7c000000)
  32
  33     %3:intregs = PHI %1, %bb.0, %2, %bb.2
  34     %4:intregs = PHI %2, %bb.0, %5, %bb.2
  35     %6:intregs = S2_lsr_i_r %3, 1
  36     S2_storerb_io %0, 0, killed %6
  37     S4_storerb_rr %0, %4, 0, %2
  38     %5:intregs = A2_tfrsi 1
  39     ENDLOOP0 %bb.2, implicit-def $pc, implicit-def $lc0, implicit $sa0, implicit $lc0
  40     J2_jump %bb.1, implicit-def $pc
  41
  42 ...