llvm/test/CodeGen/LoongArch/lasx/intrinsic-ssrarn.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc --mtriple=loongarch64 --mattr=+lasx < %s | FileCheck %s
   3
   4 declare <32 x i8> @llvm.loongarch.lasx.xvssrarn.b.h(<16 x i16>, <16 x i16>)
   5
   6 define <32 x i8> @lasx_xvssrarn_b_h(<16 x i16> %va, <16 x i16> %vb) nounwind {
   7 ; CHECK-LABEL: lasx_xvssrarn_b_h:
   8 ; CHECK:       # %bb.0: # %entry
   9 ; CHECK-NEXT:    xvssrarn.b.h $xr0, $xr0, $xr1
  10 ; CHECK-NEXT:    ret
  11 entry:
  12   %res = call <32 x i8> @llvm.loongarch.lasx.xvssrarn.b.h(<16 x i16> %va, <16 x i16> %vb)
  13   ret <32 x i8> %res
  14 }
  15
  16 declare <16 x i16> @llvm.loongarch.lasx.xvssrarn.h.w(<8 x i32>, <8 x i32>)
  17
  18 define <16 x i16> @lasx_xvssrarn_h_w(<8 x i32> %va, <8 x i32> %vb) nounwind {
  19 ; CHECK-LABEL: lasx_xvssrarn_h_w:
  20 ; CHECK:       # %bb.0: # %entry
  21 ; CHECK-NEXT:    xvssrarn.h.w $xr0, $xr0, $xr1
  22 ; CHECK-NEXT:    ret
  23 entry:
  24   %res = call <16 x i16> @llvm.loongarch.lasx.xvssrarn.h.w(<8 x i32> %va, <8 x i32> %vb)
  25   ret <16 x i16> %res
  26 }
  27
  28 declare <8 x i32> @llvm.loongarch.lasx.xvssrarn.w.d(<4 x i64>, <4 x i64>)
  29
  30 define <8 x i32> @lasx_xvssrarn_w_d(<4 x i64> %va, <4 x i64> %vb) nounwind {
  31 ; CHECK-LABEL: lasx_xvssrarn_w_d:
  32 ; CHECK:       # %bb.0: # %entry
  33 ; CHECK-NEXT:    xvssrarn.w.d $xr0, $xr0, $xr1
  34 ; CHECK-NEXT:    ret
  35 entry:
  36   %res = call <8 x i32> @llvm.loongarch.lasx.xvssrarn.w.d(<4 x i64> %va, <4 x i64> %vb)
  37   ret <8 x i32> %res
  38 }
  39
  40 declare <32 x i8> @llvm.loongarch.lasx.xvssrarn.bu.h(<16 x i16>, <16 x i16>)
  41
  42 define <32 x i8> @lasx_xvssrarn_bu_h(<16 x i16> %va, <16 x i16> %vb) nounwind {
  43 ; CHECK-LABEL: lasx_xvssrarn_bu_h:
  44 ; CHECK:       # %bb.0: # %entry
  45 ; CHECK-NEXT:    xvssrarn.bu.h $xr0, $xr0, $xr1
  46 ; CHECK-NEXT:    ret
  47 entry:
  48   %res = call <32 x i8> @llvm.loongarch.lasx.xvssrarn.bu.h(<16 x i16> %va, <16 x i16> %vb)
  49   ret <32 x i8> %res
  50 }
  51
  52 declare <16 x i16> @llvm.loongarch.lasx.xvssrarn.hu.w(<8 x i32>, <8 x i32>)
  53
  54 define <16 x i16> @lasx_xvssrarn_hu_w(<8 x i32> %va, <8 x i32> %vb) nounwind {
  55 ; CHECK-LABEL: lasx_xvssrarn_hu_w:
  56 ; CHECK:       # %bb.0: # %entry
  57 ; CHECK-NEXT:    xvssrarn.hu.w $xr0, $xr0, $xr1
  58 ; CHECK-NEXT:    ret
  59 entry:
  60   %res = call <16 x i16> @llvm.loongarch.lasx.xvssrarn.hu.w(<8 x i32> %va, <8 x i32> %vb)
  61   ret <16 x i16> %res
  62 }
  63
  64 declare <8 x i32> @llvm.loongarch.lasx.xvssrarn.wu.d(<4 x i64>, <4 x i64>)
  65
  66 define <8 x i32> @lasx_xvssrarn_wu_d(<4 x i64> %va, <4 x i64> %vb) nounwind {
  67 ; CHECK-LABEL: lasx_xvssrarn_wu_d:
  68 ; CHECK:       # %bb.0: # %entry
  69 ; CHECK-NEXT:    xvssrarn.wu.d $xr0, $xr0, $xr1
  70 ; CHECK-NEXT:    ret
  71 entry:
  72   %res = call <8 x i32> @llvm.loongarch.lasx.xvssrarn.wu.d(<4 x i64> %va, <4 x i64> %vb)
  73   ret <8 x i32> %res
  74 }