[Clang/AMDGPU] Zero sized arrays not allowed in HIP device code. (#113470)
[llvm-project.git] / llvm / test / CodeGen / M68k / Arith / sdiv-exact.ll
blob96cc8b237202db7b74abc8f1a7555910bb27cfb3
1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
2 ; RUN: llc -mtriple=m68k-linux -verify-machineinstrs  < %s | FileCheck %s
4 define i32 @test1(i32 %x) {
5 ; CHECK-LABEL: test1:
6 ; CHECK:         .cfi_startproc
7 ; CHECK-NEXT:  ; %bb.0:
8 ; CHECK-NEXT:    suba.l #12, %sp
9 ; CHECK-NEXT:    .cfi_def_cfa_offset -16
10 ; CHECK-NEXT:    move.l #-1030792151, (4,%sp)
11 ; CHECK-NEXT:    move.l (16,%sp), (%sp)
12 ; CHECK-NEXT:    jsr __mulsi3
13 ; CHECK-NEXT:    adda.l #12, %sp
14 ; CHECK-NEXT:    rts
15   %div = sdiv exact i32 %x, 25
16   ret i32 %div
19 define i32 @test2(i32 %x) {
20 ; CHECK-LABEL: test2:
21 ; CHECK:         .cfi_startproc
22 ; CHECK-NEXT:  ; %bb.0:
23 ; CHECK-NEXT:    suba.l #12, %sp
24 ; CHECK-NEXT:    .cfi_def_cfa_offset -16
25 ; CHECK-NEXT:    move.l (16,%sp), %d0
26 ; CHECK-NEXT:    asr.l #3, %d0
27 ; CHECK-NEXT:    move.l %d0, (%sp)
28 ; CHECK-NEXT:    move.l #-1431655765, (4,%sp)
29 ; CHECK-NEXT:    jsr __mulsi3
30 ; CHECK-NEXT:    adda.l #12, %sp
31 ; CHECK-NEXT:    rts
32   %div = sdiv exact i32 %x, 24
33   ret i32 %div