llvm/test/CodeGen/MIR/X86/subregister-index-operands.mir

   1 # NOTE: Assertions have been autogenerated by utils/update_mir_test_checks.py
   2 # RUN: llc -mtriple=x86_64 -run-pass none -o - %s | FileCheck %s
   3 # This test ensures that the MIR parser parses and prints subregisters index
   4 # operands correctly.
   5
   6 --- |
   7
   8   define zeroext i1 @t(i1 %c) {
   9   entry:
  10     ret i1 %c
  11   }
  12
  13 ...
  14 ---
  15 name:            t
  16 tracksRegLiveness: true
  17 registers:
  18   - { id: 0, class: gr32 }
  19   - { id: 1, class: gr8 }
  20 body: |
  21   bb.0.entry:
  22     liveins: $edi, $eax
  23     ; CHECK-LABEL: name: t
  24     ; CHECK: liveins: $edi, $eax
  25     ; CHECK-NEXT: {{  $}}
  26     ; CHECK-NEXT: [[INSERT_SUBREG:%[0-9]+]]:gr32 = INSERT_SUBREG $edi, $al, %subreg.sub_8bit
  27     ; CHECK-NEXT: [[EXTRACT_SUBREG:%[0-9]+]]:gr8 = EXTRACT_SUBREG $eax, %subreg.sub_8bit_hi
  28     ; CHECK-NEXT: [[REG_SEQUENCE:%[0-9]+]]:gr8 = REG_SEQUENCE [[EXTRACT_SUBREG]], %subreg.sub_8bit, [[EXTRACT_SUBREG]], %subreg.sub_8bit_hi
  29     ; CHECK-NEXT: $ax = COPY [[REG_SEQUENCE]]
  30     ; CHECK-NEXT: RET64 $ax
  31     %0 = INSERT_SUBREG $edi, $al, %subreg.sub_8bit
  32     %1 = EXTRACT_SUBREG $eax, %subreg.sub_8bit_hi
  33     %2:gr8 = REG_SEQUENCE %1, %subreg.sub_8bit, %1, %subreg.sub_8bit_hi
  34     $ax = COPY %2
  35     RET64 $ax
  36 ...
  37