[mlir][tensor] fix typo in pad tiling comment
[llvm-project.git] / llvm / test / CodeGen / Mips / GlobalISel / legalizer / add_vec.mir
bloba7005566d6a4a49b671d0312b5572406ed576793
1 # NOTE: Assertions have been autogenerated by utils/update_mir_test_checks.py
2 # RUN: llc -mtriple=mipsel-linux-gnu -mcpu=mips32r5 -mattr=+msa,+fp64,+nan2008 -run-pass=legalizer -verify-machineinstrs %s -o - | FileCheck %s -check-prefixes=P5600
3 --- |
5   define void @add_v16i8(ptr %a, ptr %b, ptr %c) { entry: ret void }
6   define void @add_v8i16(ptr %a, ptr %b, ptr %c) { entry: ret void }
7   define void @add_v4i32(ptr %a, ptr %b, ptr %c) { entry: ret void }
8   define void @add_v2i64(ptr %a, ptr %b, ptr %c) { entry: ret void }
10 ...
11 ---
12 name:            add_v16i8
13 alignment:       4
14 tracksRegLiveness: true
15 body:             |
16   bb.1.entry:
17     liveins: $a0, $a1, $a2
19     ; P5600-LABEL: name: add_v16i8
20     ; P5600: liveins: $a0, $a1, $a2
21     ; P5600: [[COPY:%[0-9]+]]:_(p0) = COPY $a0
22     ; P5600: [[COPY1:%[0-9]+]]:_(p0) = COPY $a1
23     ; P5600: [[COPY2:%[0-9]+]]:_(p0) = COPY $a2
24     ; P5600: [[LOAD:%[0-9]+]]:_(<16 x s8>) = G_LOAD [[COPY]](p0) :: (load (<16 x s8>) from %ir.a)
25     ; P5600: [[LOAD1:%[0-9]+]]:_(<16 x s8>) = G_LOAD [[COPY1]](p0) :: (load (<16 x s8>) from %ir.b)
26     ; P5600: [[ADD:%[0-9]+]]:_(<16 x s8>) = G_ADD [[LOAD1]], [[LOAD]]
27     ; P5600: G_STORE [[ADD]](<16 x s8>), [[COPY2]](p0) :: (store (<16 x s8>) into %ir.c)
28     ; P5600: RetRA
29     %0:_(p0) = COPY $a0
30     %1:_(p0) = COPY $a1
31     %2:_(p0) = COPY $a2
32     %3:_(<16 x s8>) = G_LOAD %0(p0) :: (load (<16 x s8>) from %ir.a)
33     %4:_(<16 x s8>) = G_LOAD %1(p0) :: (load (<16 x s8>) from %ir.b)
34     %5:_(<16 x s8>) = G_ADD %4, %3
35     G_STORE %5(<16 x s8>), %2(p0) :: (store (<16 x s8>) into %ir.c)
36     RetRA
38 ...
39 ---
40 name:            add_v8i16
41 alignment:       4
42 tracksRegLiveness: true
43 body:             |
44   bb.1.entry:
45     liveins: $a0, $a1, $a2
47     ; P5600-LABEL: name: add_v8i16
48     ; P5600: liveins: $a0, $a1, $a2
49     ; P5600: [[COPY:%[0-9]+]]:_(p0) = COPY $a0
50     ; P5600: [[COPY1:%[0-9]+]]:_(p0) = COPY $a1
51     ; P5600: [[COPY2:%[0-9]+]]:_(p0) = COPY $a2
52     ; P5600: [[LOAD:%[0-9]+]]:_(<8 x s16>) = G_LOAD [[COPY]](p0) :: (load (<8 x s16>) from %ir.a)
53     ; P5600: [[LOAD1:%[0-9]+]]:_(<8 x s16>) = G_LOAD [[COPY1]](p0) :: (load (<8 x s16>) from %ir.b)
54     ; P5600: [[ADD:%[0-9]+]]:_(<8 x s16>) = G_ADD [[LOAD1]], [[LOAD]]
55     ; P5600: G_STORE [[ADD]](<8 x s16>), [[COPY2]](p0) :: (store (<8 x s16>) into %ir.c)
56     ; P5600: RetRA
57     %0:_(p0) = COPY $a0
58     %1:_(p0) = COPY $a1
59     %2:_(p0) = COPY $a2
60     %3:_(<8 x s16>) = G_LOAD %0(p0) :: (load (<8 x s16>) from %ir.a)
61     %4:_(<8 x s16>) = G_LOAD %1(p0) :: (load (<8 x s16>) from %ir.b)
62     %5:_(<8 x s16>) = G_ADD %4, %3
63     G_STORE %5(<8 x s16>), %2(p0) :: (store (<8 x s16>) into %ir.c)
64     RetRA
66 ...
67 ---
68 name:            add_v4i32
69 alignment:       4
70 tracksRegLiveness: true
71 body:             |
72   bb.1.entry:
73     liveins: $a0, $a1, $a2
75     ; P5600-LABEL: name: add_v4i32
76     ; P5600: liveins: $a0, $a1, $a2
77     ; P5600: [[COPY:%[0-9]+]]:_(p0) = COPY $a0
78     ; P5600: [[COPY1:%[0-9]+]]:_(p0) = COPY $a1
79     ; P5600: [[COPY2:%[0-9]+]]:_(p0) = COPY $a2
80     ; P5600: [[LOAD:%[0-9]+]]:_(<4 x s32>) = G_LOAD [[COPY]](p0) :: (load (<4 x s32>) from %ir.a)
81     ; P5600: [[LOAD1:%[0-9]+]]:_(<4 x s32>) = G_LOAD [[COPY1]](p0) :: (load (<4 x s32>) from %ir.b)
82     ; P5600: [[ADD:%[0-9]+]]:_(<4 x s32>) = G_ADD [[LOAD1]], [[LOAD]]
83     ; P5600: G_STORE [[ADD]](<4 x s32>), [[COPY2]](p0) :: (store (<4 x s32>) into %ir.c)
84     ; P5600: RetRA
85     %0:_(p0) = COPY $a0
86     %1:_(p0) = COPY $a1
87     %2:_(p0) = COPY $a2
88     %3:_(<4 x s32>) = G_LOAD %0(p0) :: (load (<4 x s32>) from %ir.a)
89     %4:_(<4 x s32>) = G_LOAD %1(p0) :: (load (<4 x s32>) from %ir.b)
90     %5:_(<4 x s32>) = G_ADD %4, %3
91     G_STORE %5(<4 x s32>), %2(p0) :: (store (<4 x s32>) into %ir.c)
92     RetRA
94 ...
95 ---
96 name:            add_v2i64
97 alignment:       4
98 tracksRegLiveness: true
99 body:             |
100   bb.1.entry:
101     liveins: $a0, $a1, $a2
103     ; P5600-LABEL: name: add_v2i64
104     ; P5600: liveins: $a0, $a1, $a2
105     ; P5600: [[COPY:%[0-9]+]]:_(p0) = COPY $a0
106     ; P5600: [[COPY1:%[0-9]+]]:_(p0) = COPY $a1
107     ; P5600: [[COPY2:%[0-9]+]]:_(p0) = COPY $a2
108     ; P5600: [[LOAD:%[0-9]+]]:_(<2 x s64>) = G_LOAD [[COPY]](p0) :: (load (<2 x s64>) from %ir.a)
109     ; P5600: [[LOAD1:%[0-9]+]]:_(<2 x s64>) = G_LOAD [[COPY1]](p0) :: (load (<2 x s64>) from %ir.b)
110     ; P5600: [[ADD:%[0-9]+]]:_(<2 x s64>) = G_ADD [[LOAD1]], [[LOAD]]
111     ; P5600: G_STORE [[ADD]](<2 x s64>), [[COPY2]](p0) :: (store (<2 x s64>) into %ir.c)
112     ; P5600: RetRA
113     %0:_(p0) = COPY $a0
114     %1:_(p0) = COPY $a1
115     %2:_(p0) = COPY $a2
116     %3:_(<2 x s64>) = G_LOAD %0(p0) :: (load (<2 x s64>) from %ir.a)
117     %4:_(<2 x s64>) = G_LOAD %1(p0) :: (load (<2 x s64>) from %ir.b)
118     %5:_(<2 x s64>) = G_ADD %4, %3
119     G_STORE %5(<2 x s64>), %2(p0) :: (store (<2 x s64>) into %ir.c)
120     RetRA