llvm/test/CodeGen/PowerPC/aix-cc-ext-vec-abi.ll

   1 ; RUN: llc -verify-machineinstrs -mcpu=pwr7 -mattr=+altivec -xcoff-traceback-table=false \
   2 ; RUN:  -vec-extabi -mtriple powerpc-ibm-aix-xcoff < %s | \
   3 ; RUN: FileCheck --check-prefixes=ASM32,ASM %s
   4
   5 ; RUN: llc -verify-machineinstrs -mcpu=pwr7 -mattr=+altivec -xcoff-traceback-table=false \
   6 ; RUN:  -vec-extabi -mtriple powerpc64-ibm-aix-xcoff < %s | \
   7 ; RUN: FileCheck --check-prefixes=ASM64,ASM %s
   8
   9 define dso_local <4 x i32> @vec_callee(<4 x i32> %vec1, <4 x i32> %vec2, <4 x i32> %vec3, <4 x i32> %vec4, <4 x i32> %vec5, <4 x i32> %vec6, <4 x i32> %vec7, <4 x i32> %vec8, <4 x i32> %vec9, <4 x i32> %vec10, <4 x i32> %vec11, <4 x i32> %vec12) {
  10 entry:
  11   %add = add <4 x i32> %vec1, %vec2
  12   %add1 = add <4 x i32> %add, %vec3
  13   %add2 = add <4 x i32> %add1, %vec4
  14   %add3 = add <4 x i32> %add2, %vec5
  15   %add4 = add <4 x i32> %add3, %vec6
  16   %add5 = add <4 x i32> %add4, %vec7
  17   %add6 = add <4 x i32> %add5, %vec8
  18   %add7 = add <4 x i32> %add6, %vec9
  19   %add8 = add <4 x i32> %add7, %vec10
  20   %add9 = add <4 x i32> %add8, %vec11
  21   %add10 = add <4 x i32> %add9, %vec12
  22   ret <4 x i32> %add10
  23 }
  24
  25 ; ASM-LABEL:     .vec_callee:
  26
  27 ; ASM:           %entry
  28 ; ASM-DAG:       vadduwm 2, 2, 3
  29 ; ASM-DAG:       vadduwm 2, 2, 4
  30 ; ASM-DAG:       vadduwm 2, 2, 5
  31 ; ASM-DAG:       vadduwm 2, 2, 6
  32 ; ASM-DAG:       vadduwm 2, 2, 7
  33 ; ASM-DAG:       vadduwm 2, 2, 8
  34 ; ASM-DAG:       vadduwm 2, 2, 9
  35 ; ASM-DAG:       vadduwm 2, 2, 10
  36 ; ASM-DAG:       vadduwm 2, 2, 11
  37 ; ASM-DAG:       vadduwm 2, 2, 12
  38 ; ASM-DAG:       vadduwm 2, 2, 13
  39 ; ASM:           blr
  40
  41 define dso_local i32 @vec_caller() {
  42 entry:
  43   %call = call <4 x i32> @vec_callee(<4 x i32> <i32 1, i32 2, i32 3, i32 4>, <4 x i32> <i32 5, i32 6, i32 7, i32 8>, <4 x i32> <i32 9, i32 10, i32 11, i32 12>, <4 x i32> <i32 13, i32 14, i32 15, i32 16>, <4 x i32> <i32 17, i32 18, i32 19, i32 20>, <4 x i32> <i32 21, i32 22, i32 23, i32 24>, <4 x i32> <i32 25, i32 26, i32 27, i32 28>, <4 x i32> <i32 29, i32 30, i32 31, i32 32>, <4 x i32> <i32 33, i32 34, i32 35, i32 36>, <4 x i32> <i32 37, i32 38, i32 39, i32 40>, <4 x i32> <i32 41, i32 42, i32 43, i32 44>, <4 x i32> <i32 45, i32 46, i32 47, i32 48>)
  44   ret i32 0
  45 }
  46
  47 ; ASM-LABEL:     .vec_caller:
  48 ; ASM32:         # %bb.0:                                # %entry
  49 ; ASM32-DAG:     mflr 0
  50 ; ASM32-DAG:     stwu 1, -64(1)
  51 ; ASM32-DAG:     lwz [[REG1:[0-9]+]], L..C0(2)
  52 ; ASM32-DAG:     lxvw4x 34, 0, [[REG1]]
  53 ; ASM32-DAG:     lwz [[REG2:[0-9]+]], L..C1(2)
  54 ; ASM32-DAG:     lxvw4x 35, 0, [[REG2]]
  55 ; ASM32-DAG:     lwz [[REG3:[0-9]+]], L..C2(2)
  56 ; ASM32-DAG:     lxvw4x 36, 0, [[REG3]]
  57 ; ASM32-DAG:     lwz [[REG4:[0-9]+]], L..C3(2)
  58 ; ASM32-DAG:     lxvw4x 37, 0, [[REG4]]
  59 ; ASM32-DAG:     lwz [[REG5:[0-9]+]], L..C4(2)
  60 ; ASM32-DAG:     lxvw4x 38, 0, [[REG5]]
  61 ; ASM32-DAG:     lwz [[REG6:[0-9]+]], L..C5(2)
  62 ; ASM32-DAG:     lxvw4x 39, 0, [[REG6]]
  63 ; ASM32-DAG:     lwz [[REG7:[0-9]+]], L..C6(2)
  64 ; ASM32-DAG:     lxvw4x 40, 0, [[REG7]]
  65 ; ASM32-DAG:     lwz [[REG8:[0-9]+]], L..C7(2)
  66 ; ASM32-DAG:     lxvw4x 41, 0, [[REG8]]
  67 ; ASM32-DAG:     lwz [[REG9:[0-9]+]], L..C8(2)
  68 ; ASM32-DAG:     lxvw4x 42, 0, [[REG9]]
  69 ; ASM32-DAG:     lwz [[REG10:[0-9]+]], L..C9(2)
  70 ; ASM32-DAG:     lxvw4x 43, 0, [[REG10]]
  71 ; ASM32-DAG:     lwz [[REG11:[0-9]+]], L..C10(2)
  72 ; ASM32-DAG:     lxvw4x 44, 0, [[REG11]]
  73 ; ASM32-DAG:     lwz [[REG12:[0-9]+]], L..C11(2)
  74 ; ASM32-DAG:     lxvw4x 45, 0, [[REG12]]
  75 ; ASM32-DAG:     stw 0, 72(1)
  76 ; ASM32-DAG:     bl .vec_callee
  77 ; ASM32-DAG:     li 3, 0
  78 ; ASM32-DAG:     addi 1, 1, 64
  79 ; ASM32-DAG:     lwz 0, 8(1)
  80 ; ASM32-DAG:     mtlr 0
  81 ; ASM32:         blr
  82
  83 ; ASM64:         # %entry
  84 ; ASM64-DAG:     stdu 1, -112(1)
  85 ; ASM64-DAG:     ld [[REG1:[0-9]+]], L..C0(2)
  86 ; ASM64-DAG:     lxvw4x 34, 0, [[REG1]]
  87 ; ASM64-DAG:     ld [[REG2:[0-9]+]], L..C1(2)
  88 ; ASM64-DAG:     lxvw4x 35, 0, [[REG2]]
  89 ; ASM64-DAG:     ld [[REG3:[0-9]+]], L..C2(2)
  90 ; ASM64-DAG:     lxvw4x 36, 0, [[REG3]]
  91 ; ASM64-DAG:     ld [[REG4:[0-9]+]], L..C3(2)
  92 ; ASM64-DAG:     lxvw4x 37, 0, [[REG4]]
  93 ; ASM64-DAG:     ld [[REG5:[0-9]+]], L..C4(2)
  94 ; ASM64-DAG:     lxvw4x 38, 0, [[REG5]]
  95 ; ASM64-DAG:     ld [[REG6:[0-9]+]], L..C5(2)
  96 ; ASM64-DAG:     lxvw4x 39, 0, [[REG6]]
  97 ; ASM64-DAG:     ld [[REG7:[0-9]+]], L..C6(2)
  98 ; ASM64-DAG:     lxvw4x 40, 0, [[REG7]]
  99 ; ASM64-DAG:     ld [[REG8:[0-9]+]], L..C7(2)
 100 ; ASM64-DAG:     lxvw4x 41, 0, [[REG8]]
 101 ; ASM64-DAG:     ld [[REG9:[0-9]+]], L..C8(2)
 102 ; ASM64-DAG:     lxvw4x 42, 0, [[REG9]]
 103 ; ASM64-DAG:     ld [[REG10:[0-9]+]], L..C9(2)
 104 ; ASM64-DAG:     lxvw4x 43, 0, [[REG10]]
 105 ; ASM64-DAG:     ld [[REG11:[0-9]+]], L..C10(2)
 106 ; ASM64-DAG:     lxvw4x 44, 0, [[REG11]]
 107 ; ASM64-DAG:     ld [[REG12:[0-9]+]], L..C11(2)
 108 ; ASM64-DAG:     lxvw4x 45, 0, [[REG12]]
 109 ; ASM64-DAG:     std 0, 128(1)
 110 ; ASM64-DAG:     bl .vec_callee
 111 ; ASM64-DAG:     li 3, 0
 112 ; ASM64-DAG:     addi 1, 1, 112
 113 ; ASM64-DAG:     ld 0, 16(1)
 114 ; ASM64-DAG:     mtlr 0
 115 ; ASM64:         blr