[ELF] Make SyntheticSection parameter order match InputSection
[llvm-project.git] / llvm / test / CodeGen / PowerPC / aix-inlineasm-reserved-reg-dflt-warn.ll
blob645de08c437ccd0bd15577f902c4da986c62e0f9
1 ; RUN: llc < %s -mtriple=powerpc-unknown-aix-xcoff -verify-machineinstrs \
2 ; RUN:     -mcpu=pwr7 -mattr=+altivec 2>&1 | \
3 ; RUN:   FileCheck --check-prefix=DFLTWRN %s
5 ; RUN: llc < %s -mtriple=powerpc64-unknown-aix-xcoff -verify-machineinstrs \
6 ; RUN:     -mcpu=pwr7 -mattr=+altivec 2>&1 | \
7 ; RUN:   FileCheck --check-prefix=DFLTWRN %s
8 define dso_local void @vec_warn() {
9 entry:
10   call void asm sideeffect "", "~{v23}"()
11   ret void
14 ; DFLTWRN: warning: vector registers 20 to 32 are reserved in the default AIX AltiVec ABI and cannot be used