llvm/test/CodeGen/RISCV/GlobalISel/instruction-select/cttz-rv32.mir

   1 # NOTE: Assertions have been autogenerated by utils/update_mir_test_checks.py
   2 # RUN: llc -mtriple=riscv32 -mattr=+zbb -run-pass=instruction-select \
   3 # RUN:   -simplify-mir -verify-machineinstrs %s -o - \
   4 # RUN:   | FileCheck -check-prefix=RV32I %s
   5
   6 ---
   7 name:            cttz_s32
   8 legalized:       true
   9 regBankSelected: true
  10 body:             |
  11   bb.0.entry:
  12     ; RV32I-LABEL: name: cttz_s32
  13     ; RV32I: [[COPY:%[0-9]+]]:gpr = COPY $x10
  14     ; RV32I-NEXT: [[CTZ:%[0-9]+]]:gpr = CTZ [[COPY]]
  15     ; RV32I-NEXT: $x10 = COPY [[CTZ]]
  16     ; RV32I-NEXT: PseudoRET implicit $x10
  17     %0:gprb(s32) = COPY $x10
  18     %1:gprb(s32) = G_CTTZ %0
  19     $x10 = COPY %1(s32)
  20     PseudoRET implicit $x10
  21
  22 ...