[AArch64] Unroll some loops with early-continues on Apple Silicon. (#118499)
[llvm-project.git] / llvm / test / CodeGen / RISCV / GlobalISel / legalizer / legalize-is-fpclass-f16-rv64.mir
blobad02f5bacb820e925214a43e0a96a8be3a5b8406
1 # NOTE: Assertions have been autogenerated by utils/update_mir_test_checks.py UTC_ARGS: --version 3
2 # RUN: llc -mtriple=riscv64 -mattr=+zfh -run-pass=legalizer %s -o - \
3 # RUN: | FileCheck %s
5 ---
6 name:            is_fpclass_f16
7 body:             |
8   bb.1:
9     liveins: $f10_h
11     ; CHECK-LABEL: name: is_fpclass_f16
12     ; CHECK: liveins: $f10_h
13     ; CHECK-NEXT: {{  $}}
14     ; CHECK-NEXT: [[COPY:%[0-9]+]]:_(s16) = COPY $f10_h
15     ; CHECK-NEXT: [[C:%[0-9]+]]:_(s64) = G_CONSTANT i64 152
16     ; CHECK-NEXT: [[C1:%[0-9]+]]:_(s64) = G_CONSTANT i64 0
17     ; CHECK-NEXT: [[FCLASS:%[0-9]+]]:_(s64) = G_FCLASS [[COPY]](s16)
18     ; CHECK-NEXT: [[AND:%[0-9]+]]:_(s64) = G_AND [[FCLASS]], [[C]]
19     ; CHECK-NEXT: [[ICMP:%[0-9]+]]:_(s64) = G_ICMP intpred(ne), [[AND]](s64), [[C1]]
20     ; CHECK-NEXT: $x10 = COPY [[ICMP]](s64)
21     ; CHECK-NEXT: PseudoRET implicit $x10
22     %0:_(s16) = COPY $f10_h
23     %1:_(s1) = G_IS_FPCLASS %0(s16), 608
24     %2:_(s64) = G_ANYEXT %1(s1)
25     $x10 = COPY %2(s64)
26     PseudoRET implicit $x10
28 ...