llvm/test/CodeGen/RISCV/GlobalISel/legalizer/rvv/legalize-load.mir

   1 # NOTE: Assertions have been autogenerated by utils/update_mir_test_checks.py
   2 # RUN: llc -mtriple=riscv32 -mattr=+v -run-pass=legalizer %s -o - | FileCheck %s
   3 # RUN: llc -mtriple=riscv64 -mattr=+v -run-pass=legalizer %s -o - | FileCheck %s
   4 --- |
   5
   6   define <vscale x 1 x i8> @vload_nxv1i8(ptr %pa) #0 {
   7     %va = load <vscale x 1 x i8>, ptr %pa, align 1
   8     ret <vscale x 1 x i8> %va
   9   }
  10
  11   define <vscale x 2 x i8> @vload_nxv2i8(ptr %pa) #0 {
  12     %va = load <vscale x 2 x i8>, ptr %pa, align 2
  13     ret <vscale x 2 x i8> %va
  14   }
  15
  16   define <vscale x 4 x i8> @vload_nxv4i8(ptr %pa) #0 {
  17     %va = load <vscale x 4 x i8>, ptr %pa, align 4
  18     ret <vscale x 4 x i8> %va
  19   }
  20
  21   define <vscale x 8 x i8> @vload_nxv8i8(ptr %pa) #0 {
  22     %va = load <vscale x 8 x i8>, ptr %pa, align 8
  23     ret <vscale x 8 x i8> %va
  24   }
  25
  26   define <vscale x 16 x i8> @vload_nxv16i8(ptr %pa) #0 {
  27     %va = load <vscale x 16 x i8>, ptr %pa, align 16
  28     ret <vscale x 16 x i8> %va
  29   }
  30
  31   define <vscale x 32 x i8> @vload_nxv32i8(ptr %pa) #0 {
  32     %va = load <vscale x 32 x i8>, ptr %pa, align 32
  33     ret <vscale x 32 x i8> %va
  34   }
  35
  36   define <vscale x 64 x i8> @vload_nxv64i8(ptr %pa) #0 {
  37     %va = load <vscale x 64 x i8>, ptr %pa, align 64
  38     ret <vscale x 64 x i8> %va
  39   }
  40
  41   define <vscale x 1 x i16> @vload_nxv1i16(ptr %pa) #0 {
  42     %va = load <vscale x 1 x i16>, ptr %pa, align 2
  43     ret <vscale x 1 x i16> %va
  44   }
  45
  46   define <vscale x 2 x i16> @vload_nxv2i16(ptr %pa) #0 {
  47     %va = load <vscale x 2 x i16>, ptr %pa, align 4
  48     ret <vscale x 2 x i16> %va
  49   }
  50
  51   define <vscale x 4 x i16> @vload_nxv4i16(ptr %pa) #0 {
  52     %va = load <vscale x 4 x i16>, ptr %pa, align 8
  53     ret <vscale x 4 x i16> %va
  54   }
  55
  56   define <vscale x 8 x i16> @vload_nxv8i16(ptr %pa) #0 {
  57     %va = load <vscale x 8 x i16>, ptr %pa, align 16
  58     ret <vscale x 8 x i16> %va
  59   }
  60
  61   define <vscale x 16 x i16> @vload_nxv16i16(ptr %pa) #0 {
  62     %va = load <vscale x 16 x i16>, ptr %pa, align 32
  63     ret <vscale x 16 x i16> %va
  64   }
  65
  66   define <vscale x 32 x i16> @vload_nxv32i16(ptr %pa) #0 {
  67     %va = load <vscale x 32 x i16>, ptr %pa, align 64
  68     ret <vscale x 32 x i16> %va
  69   }
  70
  71   define <vscale x 1 x i32> @vload_nxv1i32(ptr %pa) #0 {
  72     %va = load <vscale x 1 x i32>, ptr %pa, align 4
  73     ret <vscale x 1 x i32> %va
  74   }
  75
  76   define <vscale x 2 x i32> @vload_nxv2i32(ptr %pa) #0 {
  77     %va = load <vscale x 2 x i32>, ptr %pa, align 8
  78     ret <vscale x 2 x i32> %va
  79   }
  80
  81   define <vscale x 4 x i32> @vload_nxv4i32(ptr %pa) #0 {
  82     %va = load <vscale x 4 x i32>, ptr %pa, align 16
  83     ret <vscale x 4 x i32> %va
  84   }
  85
  86   define <vscale x 8 x i32> @vload_nxv8i32(ptr %pa) #0 {
  87     %va = load <vscale x 8 x i32>, ptr %pa, align 32
  88     ret <vscale x 8 x i32> %va
  89   }
  90
  91   define <vscale x 16 x i32> @vload_nxv16i32(ptr %pa) #0 {
  92     %va = load <vscale x 16 x i32>, ptr %pa, align 64
  93     ret <vscale x 16 x i32> %va
  94   }
  95
  96   define <vscale x 1 x i64> @vload_nxv1i64(ptr %pa) #0 {
  97     %va = load <vscale x 1 x i64>, ptr %pa, align 8
  98     ret <vscale x 1 x i64> %va
  99   }
 100
 101   define <vscale x 2 x i64> @vload_nxv2i64(ptr %pa) #0 {
 102     %va = load <vscale x 2 x i64>, ptr %pa, align 16
 103     ret <vscale x 2 x i64> %va
 104   }
 105
 106   define <vscale x 4 x i64> @vload_nxv4i64(ptr %pa) #0 {
 107     %va = load <vscale x 4 x i64>, ptr %pa, align 32
 108     ret <vscale x 4 x i64> %va
 109   }
 110
 111   define <vscale x 8 x i64> @vload_nxv8i64(ptr %pa) #0 {
 112     %va = load <vscale x 8 x i64>, ptr %pa, align 64
 113     ret <vscale x 8 x i64> %va
 114   }
 115
 116   define <vscale x 16 x i8> @vload_nxv16i8_align1(ptr %pa) #0 {
 117     %va = load <vscale x 16 x i8>, ptr %pa, align 1
 118     ret <vscale x 16 x i8> %va
 119   }
 120
 121   define <vscale x 16 x i8> @vload_nxv16i8_align2(ptr %pa) #0 {
 122     %va = load <vscale x 16 x i8>, ptr %pa, align 2
 123     ret <vscale x 16 x i8> %va
 124   }
 125
 126   define <vscale x 16 x i8> @vload_nxv16i8_align16(ptr %pa) #0 {
 127     %va = load <vscale x 16 x i8>, ptr %pa, align 16
 128     ret <vscale x 16 x i8> %va
 129   }
 130
 131   define <vscale x 16 x i8> @vload_nxv16i8_align64(ptr %pa) #0 {
 132     %va = load <vscale x 16 x i8>, ptr %pa, align 64
 133     ret <vscale x 16 x i8> %va
 134   }
 135
 136   define <vscale x 4 x i16> @vload_nxv4i16_align1(ptr %pa) #0 {
 137     %va = load <vscale x 4 x i16>, ptr %pa, align 1
 138     ret <vscale x 4 x i16> %va
 139   }
 140
 141   define <vscale x 4 x i16> @vload_nxv4i16_align2(ptr %pa) #0 {
 142     %va = load <vscale x 4 x i16>, ptr %pa, align 2
 143     ret <vscale x 4 x i16> %va
 144   }
 145
 146   define <vscale x 4 x i16> @vload_nxv4i16_align4(ptr %pa) #0 {
 147     %va = load <vscale x 4 x i16>, ptr %pa, align 4
 148     ret <vscale x 4 x i16> %va
 149   }
 150
 151   define <vscale x 4 x i16> @vload_nxv4i16_align8(ptr %pa) #0 {
 152     %va = load <vscale x 4 x i16>, ptr %pa, align 8
 153     ret <vscale x 4 x i16> %va
 154   }
 155
 156   define <vscale x 4 x i16> @vload_nxv4i16_align16(ptr %pa) #0 {
 157     %va = load <vscale x 4 x i16>, ptr %pa, align 16
 158     ret <vscale x 4 x i16> %va
 159   }
 160
 161   define <vscale x 2 x i32> @vload_nxv2i32_align2(ptr %pa) #0 {
 162     %va = load <vscale x 2 x i32>, ptr %pa, align 2
 163     ret <vscale x 2 x i32> %va
 164   }
 165
 166   define <vscale x 2 x i32> @vload_nxv2i32_align4(ptr %pa) #0 {
 167     %va = load <vscale x 2 x i32>, ptr %pa, align 4
 168     ret <vscale x 2 x i32> %va
 169   }
 170
 171   define <vscale x 2 x i32> @vload_nxv2i32_align8(ptr %pa) #0 {
 172     %va = load <vscale x 2 x i32>, ptr %pa, align 8
 173     ret <vscale x 2 x i32> %va
 174   }
 175
 176   define <vscale x 2 x i32> @vload_nxv2i32_align16(ptr %pa) #0 {
 177     %va = load <vscale x 2 x i32>, ptr %pa, align 16
 178     ret <vscale x 2 x i32> %va
 179   }
 180
 181   define <vscale x 2 x i32> @vload_nxv2i32_align256(ptr %pa) #0 {
 182     %va = load <vscale x 2 x i32>, ptr %pa, align 256
 183     ret <vscale x 2 x i32> %va
 184   }
 185
 186   define <vscale x 2 x i64> @vload_nxv2i64_align4(ptr %pa) #0 {
 187     %va = load <vscale x 2 x i64>, ptr %pa, align 4
 188     ret <vscale x 2 x i64> %va
 189   }
 190
 191   define <vscale x 2 x i64> @vload_nxv2i64_align8(ptr %pa) #0 {
 192     %va = load <vscale x 2 x i64>, ptr %pa, align 8
 193     ret <vscale x 2 x i64> %va
 194   }
 195
 196   define <vscale x 2 x i64> @vload_nxv2i64_align16(ptr %pa) #0 {
 197     %va = load <vscale x 2 x i64>, ptr %pa, align 16
 198     ret <vscale x 2 x i64> %va
 199   }
 200
 201   define <vscale x 2 x i64> @vload_nxv2i64_align32(ptr %pa) #0 {
 202     %va = load <vscale x 2 x i64>, ptr %pa, align 32
 203     ret <vscale x 2 x i64> %va
 204   }
 205
 206   attributes #0 = { "target-features"="+v" }
 207
 208 ...
 209 ---
 210 name:            vload_nxv1i8
 211 body:             |
 212   bb.1 (%ir-block.0):
 213     liveins: $x10
 214
 215     ; CHECK-LABEL: name: vload_nxv1i8
 216     ; CHECK: liveins: $x10
 217     ; CHECK-NEXT: {{  $}}
 218     ; CHECK-NEXT: [[COPY:%[0-9]+]]:_(p0) = COPY $x10
 219     ; CHECK-NEXT: [[LOAD:%[0-9]+]]:_(<vscale x 1 x s8>) = G_LOAD [[COPY]](p0) :: (load (<vscale x 1 x s8>) from %ir.pa)
 220     ; CHECK-NEXT: $v8 = COPY [[LOAD]](<vscale x 1 x s8>)
 221     ; CHECK-NEXT: PseudoRET implicit $v8
 222     %0:_(p0) = COPY $x10
 223     %1:_(<vscale x 1 x s8>) = G_LOAD %0(p0) :: (load (<vscale x 1 x s8>) from %ir.pa)
 224     $v8 = COPY %1(<vscale x 1 x s8>)
 225     PseudoRET implicit $v8
 226
 227 ...
 228 ---
 229 name:            vload_nxv2i8
 230 body:             |
 231   bb.1 (%ir-block.0):
 232     liveins: $x10
 233
 234     ; CHECK-LABEL: name: vload_nxv2i8
 235     ; CHECK: liveins: $x10
 236     ; CHECK-NEXT: {{  $}}
 237     ; CHECK-NEXT: [[COPY:%[0-9]+]]:_(p0) = COPY $x10
 238     ; CHECK-NEXT: [[LOAD:%[0-9]+]]:_(<vscale x 2 x s8>) = G_LOAD [[COPY]](p0) :: (load (<vscale x 2 x s8>) from %ir.pa)
 239     ; CHECK-NEXT: $v8 = COPY [[LOAD]](<vscale x 2 x s8>)
 240     ; CHECK-NEXT: PseudoRET implicit $v8
 241     %0:_(p0) = COPY $x10
 242     %1:_(<vscale x 2 x s8>) = G_LOAD %0(p0) :: (load (<vscale x 2 x s8>) from %ir.pa)
 243     $v8 = COPY %1(<vscale x 2 x s8>)
 244     PseudoRET implicit $v8
 245
 246 ...
 247 ---
 248 name:            vload_nxv4i8
 249 body:             |
 250   bb.1 (%ir-block.0):
 251     liveins: $x10
 252
 253     ; CHECK-LABEL: name: vload_nxv4i8
 254     ; CHECK: liveins: $x10
 255     ; CHECK-NEXT: {{  $}}
 256     ; CHECK-NEXT: [[COPY:%[0-9]+]]:_(p0) = COPY $x10
 257     ; CHECK-NEXT: [[LOAD:%[0-9]+]]:_(<vscale x 4 x s8>) = G_LOAD [[COPY]](p0) :: (load (<vscale x 4 x s8>) from %ir.pa)
 258     ; CHECK-NEXT: $v8 = COPY [[LOAD]](<vscale x 4 x s8>)
 259     ; CHECK-NEXT: PseudoRET implicit $v8
 260     %0:_(p0) = COPY $x10
 261     %1:_(<vscale x 4 x s8>) = G_LOAD %0(p0) :: (load (<vscale x 4 x s8>) from %ir.pa)
 262     $v8 = COPY %1(<vscale x 4 x s8>)
 263     PseudoRET implicit $v8
 264
 265 ...
 266 ---
 267 name:            vload_nxv8i8
 268 body:             |
 269   bb.1 (%ir-block.0):
 270     liveins: $x10
 271
 272     ; CHECK-LABEL: name: vload_nxv8i8
 273     ; CHECK: liveins: $x10
 274     ; CHECK-NEXT: {{  $}}
 275     ; CHECK-NEXT: [[COPY:%[0-9]+]]:_(p0) = COPY $x10
 276     ; CHECK-NEXT: [[LOAD:%[0-9]+]]:_(<vscale x 8 x s8>) = G_LOAD [[COPY]](p0) :: (load (<vscale x 8 x s8>) from %ir.pa)
 277     ; CHECK-NEXT: $v8 = COPY [[LOAD]](<vscale x 8 x s8>)
 278     ; CHECK-NEXT: PseudoRET implicit $v8
 279     %0:_(p0) = COPY $x10
 280     %1:_(<vscale x 8 x s8>) = G_LOAD %0(p0) :: (load (<vscale x 8 x s8>) from %ir.pa)
 281     $v8 = COPY %1(<vscale x 8 x s8>)
 282     PseudoRET implicit $v8
 283
 284 ...
 285 ---
 286 name:            vload_nxv16i8
 287 body:             |
 288   bb.1 (%ir-block.0):
 289     liveins: $x10
 290
 291     ; CHECK-LABEL: name: vload_nxv16i8
 292     ; CHECK: liveins: $x10
 293     ; CHECK-NEXT: {{  $}}
 294     ; CHECK-NEXT: [[COPY:%[0-9]+]]:_(p0) = COPY $x10
 295     ; CHECK-NEXT: [[LOAD:%[0-9]+]]:_(<vscale x 16 x s8>) = G_LOAD [[COPY]](p0) :: (load (<vscale x 16 x s8>) from %ir.pa)
 296     ; CHECK-NEXT: $v8m2 = COPY [[LOAD]](<vscale x 16 x s8>)
 297     ; CHECK-NEXT: PseudoRET implicit $v8m2
 298     %0:_(p0) = COPY $x10
 299     %1:_(<vscale x 16 x s8>) = G_LOAD %0(p0) :: (load (<vscale x 16 x s8>) from %ir.pa)
 300     $v8m2 = COPY %1(<vscale x 16 x s8>)
 301     PseudoRET implicit $v8m2
 302
 303 ...
 304 ---
 305 name:            vload_nxv32i8
 306 body:             |
 307   bb.1 (%ir-block.0):
 308     liveins: $x10
 309
 310     ; CHECK-LABEL: name: vload_nxv32i8
 311     ; CHECK: liveins: $x10
 312     ; CHECK-NEXT: {{  $}}
 313     ; CHECK-NEXT: [[COPY:%[0-9]+]]:_(p0) = COPY $x10
 314     ; CHECK-NEXT: [[LOAD:%[0-9]+]]:_(<vscale x 32 x s8>) = G_LOAD [[COPY]](p0) :: (load (<vscale x 32 x s8>) from %ir.pa)
 315     ; CHECK-NEXT: $v8m4 = COPY [[LOAD]](<vscale x 32 x s8>)
 316     ; CHECK-NEXT: PseudoRET implicit $v8m4
 317     %0:_(p0) = COPY $x10
 318     %1:_(<vscale x 32 x s8>) = G_LOAD %0(p0) :: (load (<vscale x 32 x s8>) from %ir.pa)
 319     $v8m4 = COPY %1(<vscale x 32 x s8>)
 320     PseudoRET implicit $v8m4
 321
 322 ...
 323 ---
 324 name:            vload_nxv64i8
 325 body:             |
 326   bb.1 (%ir-block.0):
 327     liveins: $x10
 328
 329     ; CHECK-LABEL: name: vload_nxv64i8
 330     ; CHECK: liveins: $x10
 331     ; CHECK-NEXT: {{  $}}
 332     ; CHECK-NEXT: [[COPY:%[0-9]+]]:_(p0) = COPY $x10
 333     ; CHECK-NEXT: [[LOAD:%[0-9]+]]:_(<vscale x 64 x s8>) = G_LOAD [[COPY]](p0) :: (load (<vscale x 64 x s8>) from %ir.pa)
 334     ; CHECK-NEXT: $v8m8 = COPY [[LOAD]](<vscale x 64 x s8>)
 335     ; CHECK-NEXT: PseudoRET implicit $v8m8
 336     %0:_(p0) = COPY $x10
 337     %1:_(<vscale x 64 x s8>) = G_LOAD %0(p0) :: (load (<vscale x 64 x s8>) from %ir.pa)
 338     $v8m8 = COPY %1(<vscale x 64 x s8>)
 339     PseudoRET implicit $v8m8
 340
 341 ...
 342 ---
 343 name:            vload_nxv1i16
 344 body:             |
 345   bb.1 (%ir-block.0):
 346     liveins: $x10
 347
 348     ; CHECK-LABEL: name: vload_nxv1i16
 349     ; CHECK: liveins: $x10
 350     ; CHECK-NEXT: {{  $}}
 351     ; CHECK-NEXT: [[COPY:%[0-9]+]]:_(p0) = COPY $x10
 352     ; CHECK-NEXT: [[LOAD:%[0-9]+]]:_(<vscale x 1 x s16>) = G_LOAD [[COPY]](p0) :: (load (<vscale x 1 x s16>) from %ir.pa)
 353     ; CHECK-NEXT: $v8 = COPY [[LOAD]](<vscale x 1 x s16>)
 354     ; CHECK-NEXT: PseudoRET implicit $v8
 355     %0:_(p0) = COPY $x10
 356     %1:_(<vscale x 1 x s16>) = G_LOAD %0(p0) :: (load (<vscale x 1 x s16>) from %ir.pa)
 357     $v8 = COPY %1(<vscale x 1 x s16>)
 358     PseudoRET implicit $v8
 359
 360 ...
 361 ---
 362 name:            vload_nxv2i16
 363 body:             |
 364   bb.1 (%ir-block.0):
 365     liveins: $x10
 366
 367     ; CHECK-LABEL: name: vload_nxv2i16
 368     ; CHECK: liveins: $x10
 369     ; CHECK-NEXT: {{  $}}
 370     ; CHECK-NEXT: [[COPY:%[0-9]+]]:_(p0) = COPY $x10
 371     ; CHECK-NEXT: [[LOAD:%[0-9]+]]:_(<vscale x 2 x s16>) = G_LOAD [[COPY]](p0) :: (load (<vscale x 2 x s16>) from %ir.pa)
 372     ; CHECK-NEXT: $v8 = COPY [[LOAD]](<vscale x 2 x s16>)
 373     ; CHECK-NEXT: PseudoRET implicit $v8
 374     %0:_(p0) = COPY $x10
 375     %1:_(<vscale x 2 x s16>) = G_LOAD %0(p0) :: (load (<vscale x 2 x s16>) from %ir.pa)
 376     $v8 = COPY %1(<vscale x 2 x s16>)
 377     PseudoRET implicit $v8
 378
 379 ...
 380 ---
 381 name:            vload_nxv4i16
 382 body:             |
 383   bb.1 (%ir-block.0):
 384     liveins: $x10
 385
 386     ; CHECK-LABEL: name: vload_nxv4i16
 387     ; CHECK: liveins: $x10
 388     ; CHECK-NEXT: {{  $}}
 389     ; CHECK-NEXT: [[COPY:%[0-9]+]]:_(p0) = COPY $x10
 390     ; CHECK-NEXT: [[LOAD:%[0-9]+]]:_(<vscale x 4 x s16>) = G_LOAD [[COPY]](p0) :: (load (<vscale x 4 x s16>) from %ir.pa)
 391     ; CHECK-NEXT: $v8 = COPY [[LOAD]](<vscale x 4 x s16>)
 392     ; CHECK-NEXT: PseudoRET implicit $v8
 393     %0:_(p0) = COPY $x10
 394     %1:_(<vscale x 4 x s16>) = G_LOAD %0(p0) :: (load (<vscale x 4 x s16>) from %ir.pa)
 395     $v8 = COPY %1(<vscale x 4 x s16>)
 396     PseudoRET implicit $v8
 397
 398 ...
 399 ---
 400 name:            vload_nxv8i16
 401 body:             |
 402   bb.1 (%ir-block.0):
 403     liveins: $x10
 404
 405     ; CHECK-LABEL: name: vload_nxv8i16
 406     ; CHECK: liveins: $x10
 407     ; CHECK-NEXT: {{  $}}
 408     ; CHECK-NEXT: [[COPY:%[0-9]+]]:_(p0) = COPY $x10
 409     ; CHECK-NEXT: [[LOAD:%[0-9]+]]:_(<vscale x 8 x s16>) = G_LOAD [[COPY]](p0) :: (load (<vscale x 8 x s16>) from %ir.pa)
 410     ; CHECK-NEXT: $v8m2 = COPY [[LOAD]](<vscale x 8 x s16>)
 411     ; CHECK-NEXT: PseudoRET implicit $v8m2
 412     %0:_(p0) = COPY $x10
 413     %1:_(<vscale x 8 x s16>) = G_LOAD %0(p0) :: (load (<vscale x 8 x s16>) from %ir.pa)
 414     $v8m2 = COPY %1(<vscale x 8 x s16>)
 415     PseudoRET implicit $v8m2
 416
 417 ...
 418 ---
 419 name:            vload_nxv16i16
 420 body:             |
 421   bb.1 (%ir-block.0):
 422     liveins: $x10
 423
 424     ; CHECK-LABEL: name: vload_nxv16i16
 425     ; CHECK: liveins: $x10
 426     ; CHECK-NEXT: {{  $}}
 427     ; CHECK-NEXT: [[COPY:%[0-9]+]]:_(p0) = COPY $x10
 428     ; CHECK-NEXT: [[LOAD:%[0-9]+]]:_(<vscale x 16 x s16>) = G_LOAD [[COPY]](p0) :: (load (<vscale x 16 x s16>) from %ir.pa)
 429     ; CHECK-NEXT: $v8m4 = COPY [[LOAD]](<vscale x 16 x s16>)
 430     ; CHECK-NEXT: PseudoRET implicit $v8m4
 431     %0:_(p0) = COPY $x10
 432     %1:_(<vscale x 16 x s16>) = G_LOAD %0(p0) :: (load (<vscale x 16 x s16>) from %ir.pa)
 433     $v8m4 = COPY %1(<vscale x 16 x s16>)
 434     PseudoRET implicit $v8m4
 435
 436 ...
 437 ---
 438 name:            vload_nxv32i16
 439 body:             |
 440   bb.1 (%ir-block.0):
 441     liveins: $x10
 442
 443     ; CHECK-LABEL: name: vload_nxv32i16
 444     ; CHECK: liveins: $x10
 445     ; CHECK-NEXT: {{  $}}
 446     ; CHECK-NEXT: [[COPY:%[0-9]+]]:_(p0) = COPY $x10
 447     ; CHECK-NEXT: [[LOAD:%[0-9]+]]:_(<vscale x 32 x s16>) = G_LOAD [[COPY]](p0) :: (load (<vscale x 32 x s16>) from %ir.pa)
 448     ; CHECK-NEXT: $v8m8 = COPY [[LOAD]](<vscale x 32 x s16>)
 449     ; CHECK-NEXT: PseudoRET implicit $v8m8
 450     %0:_(p0) = COPY $x10
 451     %1:_(<vscale x 32 x s16>) = G_LOAD %0(p0) :: (load (<vscale x 32 x s16>) from %ir.pa)
 452     $v8m8 = COPY %1(<vscale x 32 x s16>)
 453     PseudoRET implicit $v8m8
 454
 455 ...
 456 ---
 457 name:            vload_nxv1i32
 458 body:             |
 459   bb.1 (%ir-block.0):
 460     liveins: $x10
 461
 462     ; CHECK-LABEL: name: vload_nxv1i32
 463     ; CHECK: liveins: $x10
 464     ; CHECK-NEXT: {{  $}}
 465     ; CHECK-NEXT: [[COPY:%[0-9]+]]:_(p0) = COPY $x10
 466     ; CHECK-NEXT: [[LOAD:%[0-9]+]]:_(<vscale x 1 x s32>) = G_LOAD [[COPY]](p0) :: (load (<vscale x 1 x s32>) from %ir.pa)
 467     ; CHECK-NEXT: $v8 = COPY [[LOAD]](<vscale x 1 x s32>)
 468     ; CHECK-NEXT: PseudoRET implicit $v8
 469     %0:_(p0) = COPY $x10
 470     %1:_(<vscale x 1 x s32>) = G_LOAD %0(p0) :: (load (<vscale x 1 x s32>) from %ir.pa)
 471     $v8 = COPY %1(<vscale x 1 x s32>)
 472     PseudoRET implicit $v8
 473
 474 ...
 475 ---
 476 name:            vload_nxv2i32
 477 body:             |
 478   bb.1 (%ir-block.0):
 479     liveins: $x10
 480
 481     ; CHECK-LABEL: name: vload_nxv2i32
 482     ; CHECK: liveins: $x10
 483     ; CHECK-NEXT: {{  $}}
 484     ; CHECK-NEXT: [[COPY:%[0-9]+]]:_(p0) = COPY $x10
 485     ; CHECK-NEXT: [[LOAD:%[0-9]+]]:_(<vscale x 2 x s32>) = G_LOAD [[COPY]](p0) :: (load (<vscale x 2 x s32>) from %ir.pa)
 486     ; CHECK-NEXT: $v8 = COPY [[LOAD]](<vscale x 2 x s32>)
 487     ; CHECK-NEXT: PseudoRET implicit $v8
 488     %0:_(p0) = COPY $x10
 489     %1:_(<vscale x 2 x s32>) = G_LOAD %0(p0) :: (load (<vscale x 2 x s32>) from %ir.pa)
 490     $v8 = COPY %1(<vscale x 2 x s32>)
 491     PseudoRET implicit $v8
 492
 493 ...
 494 ---
 495 name:            vload_nxv4i32
 496 body:             |
 497   bb.1 (%ir-block.0):
 498     liveins: $x10
 499
 500     ; CHECK-LABEL: name: vload_nxv4i32
 501     ; CHECK: liveins: $x10
 502     ; CHECK-NEXT: {{  $}}
 503     ; CHECK-NEXT: [[COPY:%[0-9]+]]:_(p0) = COPY $x10
 504     ; CHECK-NEXT: [[LOAD:%[0-9]+]]:_(<vscale x 4 x s32>) = G_LOAD [[COPY]](p0) :: (load (<vscale x 4 x s32>) from %ir.pa)
 505     ; CHECK-NEXT: $v8m2 = COPY [[LOAD]](<vscale x 4 x s32>)
 506     ; CHECK-NEXT: PseudoRET implicit $v8m2
 507     %0:_(p0) = COPY $x10
 508     %1:_(<vscale x 4 x s32>) = G_LOAD %0(p0) :: (load (<vscale x 4 x s32>) from %ir.pa)
 509     $v8m2 = COPY %1(<vscale x 4 x s32>)
 510     PseudoRET implicit $v8m2
 511
 512 ...
 513 ---
 514 name:            vload_nxv8i32
 515 body:             |
 516   bb.1 (%ir-block.0):
 517     liveins: $x10
 518
 519     ; CHECK-LABEL: name: vload_nxv8i32
 520     ; CHECK: liveins: $x10
 521     ; CHECK-NEXT: {{  $}}
 522     ; CHECK-NEXT: [[COPY:%[0-9]+]]:_(p0) = COPY $x10
 523     ; CHECK-NEXT: [[LOAD:%[0-9]+]]:_(<vscale x 8 x s32>) = G_LOAD [[COPY]](p0) :: (load (<vscale x 8 x s32>) from %ir.pa)
 524     ; CHECK-NEXT: $v8m4 = COPY [[LOAD]](<vscale x 8 x s32>)
 525     ; CHECK-NEXT: PseudoRET implicit $v8m4
 526     %0:_(p0) = COPY $x10
 527     %1:_(<vscale x 8 x s32>) = G_LOAD %0(p0) :: (load (<vscale x 8 x s32>) from %ir.pa)
 528     $v8m4 = COPY %1(<vscale x 8 x s32>)
 529     PseudoRET implicit $v8m4
 530
 531 ...
 532 ---
 533 name:            vload_nxv16i32
 534 body:             |
 535   bb.1 (%ir-block.0):
 536     liveins: $x10
 537
 538     ; CHECK-LABEL: name: vload_nxv16i32
 539     ; CHECK: liveins: $x10
 540     ; CHECK-NEXT: {{  $}}
 541     ; CHECK-NEXT: [[COPY:%[0-9]+]]:_(p0) = COPY $x10
 542     ; CHECK-NEXT: [[LOAD:%[0-9]+]]:_(<vscale x 16 x s32>) = G_LOAD [[COPY]](p0) :: (load (<vscale x 16 x s32>) from %ir.pa)
 543     ; CHECK-NEXT: $v8m8 = COPY [[LOAD]](<vscale x 16 x s32>)
 544     ; CHECK-NEXT: PseudoRET implicit $v8m8
 545     %0:_(p0) = COPY $x10
 546     %1:_(<vscale x 16 x s32>) = G_LOAD %0(p0) :: (load (<vscale x 16 x s32>) from %ir.pa)
 547     $v8m8 = COPY %1(<vscale x 16 x s32>)
 548     PseudoRET implicit $v8m8
 549
 550 ...
 551 ---
 552 name:            vload_nxv1i64
 553 body:             |
 554   bb.1 (%ir-block.0):
 555     liveins: $x10
 556
 557     ; CHECK-LABEL: name: vload_nxv1i64
 558     ; CHECK: liveins: $x10
 559     ; CHECK-NEXT: {{  $}}
 560     ; CHECK-NEXT: [[COPY:%[0-9]+]]:_(p0) = COPY $x10
 561     ; CHECK-NEXT: [[LOAD:%[0-9]+]]:_(<vscale x 1 x s64>) = G_LOAD [[COPY]](p0) :: (load (<vscale x 1 x s64>) from %ir.pa)
 562     ; CHECK-NEXT: $v8 = COPY [[LOAD]](<vscale x 1 x s64>)
 563     ; CHECK-NEXT: PseudoRET implicit $v8
 564     %0:_(p0) = COPY $x10
 565     %1:_(<vscale x 1 x s64>) = G_LOAD %0(p0) :: (load (<vscale x 1 x s64>) from %ir.pa)
 566     $v8 = COPY %1(<vscale x 1 x s64>)
 567     PseudoRET implicit $v8
 568
 569 ...
 570 ---
 571 name:            vload_nxv2i64
 572 body:             |
 573   bb.1 (%ir-block.0):
 574     liveins: $x10
 575
 576     ; CHECK-LABEL: name: vload_nxv2i64
 577     ; CHECK: liveins: $x10
 578     ; CHECK-NEXT: {{  $}}
 579     ; CHECK-NEXT: [[COPY:%[0-9]+]]:_(p0) = COPY $x10
 580     ; CHECK-NEXT: [[LOAD:%[0-9]+]]:_(<vscale x 2 x s64>) = G_LOAD [[COPY]](p0) :: (load (<vscale x 2 x s64>) from %ir.pa)
 581     ; CHECK-NEXT: $v8m2 = COPY [[LOAD]](<vscale x 2 x s64>)
 582     ; CHECK-NEXT: PseudoRET implicit $v8m2
 583     %0:_(p0) = COPY $x10
 584     %1:_(<vscale x 2 x s64>) = G_LOAD %0(p0) :: (load (<vscale x 2 x s64>) from %ir.pa)
 585     $v8m2 = COPY %1(<vscale x 2 x s64>)
 586     PseudoRET implicit $v8m2
 587
 588 ...
 589 ---
 590 name:            vload_nxv4i64
 591 body:             |
 592   bb.1 (%ir-block.0):
 593     liveins: $x10
 594
 595     ; CHECK-LABEL: name: vload_nxv4i64
 596     ; CHECK: liveins: $x10
 597     ; CHECK-NEXT: {{  $}}
 598     ; CHECK-NEXT: [[COPY:%[0-9]+]]:_(p0) = COPY $x10
 599     ; CHECK-NEXT: [[LOAD:%[0-9]+]]:_(<vscale x 4 x s64>) = G_LOAD [[COPY]](p0) :: (load (<vscale x 4 x s64>) from %ir.pa)
 600     ; CHECK-NEXT: $v8m4 = COPY [[LOAD]](<vscale x 4 x s64>)
 601     ; CHECK-NEXT: PseudoRET implicit $v8m4
 602     %0:_(p0) = COPY $x10
 603     %1:_(<vscale x 4 x s64>) = G_LOAD %0(p0) :: (load (<vscale x 4 x s64>) from %ir.pa)
 604     $v8m4 = COPY %1(<vscale x 4 x s64>)
 605     PseudoRET implicit $v8m4
 606
 607 ...
 608 ---
 609 name:            vload_nxv8i64
 610 body:             |
 611   bb.1 (%ir-block.0):
 612     liveins: $x10
 613
 614     ; CHECK-LABEL: name: vload_nxv8i64
 615     ; CHECK: liveins: $x10
 616     ; CHECK-NEXT: {{  $}}
 617     ; CHECK-NEXT: [[COPY:%[0-9]+]]:_(p0) = COPY $x10
 618     ; CHECK-NEXT: [[LOAD:%[0-9]+]]:_(<vscale x 8 x s64>) = G_LOAD [[COPY]](p0) :: (load (<vscale x 8 x s64>) from %ir.pa)
 619     ; CHECK-NEXT: $v8m8 = COPY [[LOAD]](<vscale x 8 x s64>)
 620     ; CHECK-NEXT: PseudoRET implicit $v8m8
 621     %0:_(p0) = COPY $x10
 622     %1:_(<vscale x 8 x s64>) = G_LOAD %0(p0) :: (load (<vscale x 8 x s64>) from %ir.pa)
 623     $v8m8 = COPY %1(<vscale x 8 x s64>)
 624     PseudoRET implicit $v8m8
 625
 626 ...
 627 ---
 628 name:            vload_nxv16i8_align1
 629 body:             |
 630   bb.1 (%ir-block.0):
 631     liveins: $x10
 632
 633     ; CHECK-LABEL: name: vload_nxv16i8_align1
 634     ; CHECK: liveins: $x10
 635     ; CHECK-NEXT: {{  $}}
 636     ; CHECK-NEXT: [[COPY:%[0-9]+]]:_(p0) = COPY $x10
 637     ; CHECK-NEXT: [[LOAD:%[0-9]+]]:_(<vscale x 16 x s8>) = G_LOAD [[COPY]](p0) :: (load (<vscale x 16 x s8>) from %ir.pa, align 1)
 638     ; CHECK-NEXT: $v8m2 = COPY [[LOAD]](<vscale x 16 x s8>)
 639     ; CHECK-NEXT: PseudoRET implicit $v8m2
 640     %0:_(p0) = COPY $x10
 641     %1:_(<vscale x 16 x s8>) = G_LOAD %0(p0) :: (load (<vscale x 16 x s8>) from %ir.pa, align 1)
 642     $v8m2 = COPY %1(<vscale x 16 x s8>)
 643     PseudoRET implicit $v8m2
 644
 645 ...
 646 ---
 647 name:            vload_nxv16i8_align2
 648 body:             |
 649   bb.1 (%ir-block.0):
 650     liveins: $x10
 651
 652     ; CHECK-LABEL: name: vload_nxv16i8_align2
 653     ; CHECK: liveins: $x10
 654     ; CHECK-NEXT: {{  $}}
 655     ; CHECK-NEXT: [[COPY:%[0-9]+]]:_(p0) = COPY $x10
 656     ; CHECK-NEXT: [[LOAD:%[0-9]+]]:_(<vscale x 16 x s8>) = G_LOAD [[COPY]](p0) :: (load (<vscale x 16 x s8>) from %ir.pa, align 2)
 657     ; CHECK-NEXT: $v8m2 = COPY [[LOAD]](<vscale x 16 x s8>)
 658     ; CHECK-NEXT: PseudoRET implicit $v8m2
 659     %0:_(p0) = COPY $x10
 660     %1:_(<vscale x 16 x s8>) = G_LOAD %0(p0) :: (load (<vscale x 16 x s8>) from %ir.pa, align 2)
 661     $v8m2 = COPY %1(<vscale x 16 x s8>)
 662     PseudoRET implicit $v8m2
 663
 664 ...
 665 ---
 666 name:            vload_nxv16i8_align16
 667 body:             |
 668   bb.1 (%ir-block.0):
 669     liveins: $x10
 670
 671     ; CHECK-LABEL: name: vload_nxv16i8_align16
 672     ; CHECK: liveins: $x10
 673     ; CHECK-NEXT: {{  $}}
 674     ; CHECK-NEXT: [[COPY:%[0-9]+]]:_(p0) = COPY $x10
 675     ; CHECK-NEXT: [[LOAD:%[0-9]+]]:_(<vscale x 16 x s8>) = G_LOAD [[COPY]](p0) :: (load (<vscale x 16 x s8>) from %ir.pa)
 676     ; CHECK-NEXT: $v8m2 = COPY [[LOAD]](<vscale x 16 x s8>)
 677     ; CHECK-NEXT: PseudoRET implicit $v8m2
 678     %0:_(p0) = COPY $x10
 679     %1:_(<vscale x 16 x s8>) = G_LOAD %0(p0) :: (load (<vscale x 16 x s8>) from %ir.pa)
 680     $v8m2 = COPY %1(<vscale x 16 x s8>)
 681     PseudoRET implicit $v8m2
 682
 683 ...
 684 ---
 685 name:            vload_nxv16i8_align64
 686 body:             |
 687   bb.1 (%ir-block.0):
 688     liveins: $x10
 689
 690     ; CHECK-LABEL: name: vload_nxv16i8_align64
 691     ; CHECK: liveins: $x10
 692     ; CHECK-NEXT: {{  $}}
 693     ; CHECK-NEXT: [[COPY:%[0-9]+]]:_(p0) = COPY $x10
 694     ; CHECK-NEXT: [[LOAD:%[0-9]+]]:_(<vscale x 16 x s8>) = G_LOAD [[COPY]](p0) :: (load (<vscale x 16 x s8>) from %ir.pa, align 64)
 695     ; CHECK-NEXT: $v8m2 = COPY [[LOAD]](<vscale x 16 x s8>)
 696     ; CHECK-NEXT: PseudoRET implicit $v8m2
 697     %0:_(p0) = COPY $x10
 698     %1:_(<vscale x 16 x s8>) = G_LOAD %0(p0) :: (load (<vscale x 16 x s8>) from %ir.pa, align 64)
 699     $v8m2 = COPY %1(<vscale x 16 x s8>)
 700     PseudoRET implicit $v8m2
 701
 702 ...
 703 ---
 704 name:            vload_nxv4i16_align1
 705 body:             |
 706   bb.1 (%ir-block.0):
 707     liveins: $x10
 708
 709     ; CHECK-LABEL: name: vload_nxv4i16_align1
 710     ; CHECK: liveins: $x10
 711     ; CHECK-NEXT: {{  $}}
 712     ; CHECK-NEXT: [[COPY:%[0-9]+]]:_(p0) = COPY $x10
 713     ; CHECK-NEXT: [[LOAD:%[0-9]+]]:_(<vscale x 8 x s8>) = G_LOAD [[COPY]](p0) :: (load (<vscale x 8 x s8>) from %ir.pa, align 1)
 714     ; CHECK-NEXT: [[BITCAST:%[0-9]+]]:_(<vscale x 4 x s16>) = G_BITCAST [[LOAD]](<vscale x 8 x s8>)
 715     ; CHECK-NEXT: $v8 = COPY [[BITCAST]](<vscale x 4 x s16>)
 716     ; CHECK-NEXT: PseudoRET implicit $v8
 717     %0:_(p0) = COPY $x10
 718     %1:_(<vscale x 4 x s16>) = G_LOAD %0(p0) :: (load (<vscale x 4 x s16>) from %ir.pa, align 1)
 719     $v8 = COPY %1(<vscale x 4 x s16>)
 720     PseudoRET implicit $v8
 721
 722 ...
 723 ---
 724 name:            vload_nxv4i16_align2
 725 body:             |
 726   bb.1 (%ir-block.0):
 727     liveins: $x10
 728
 729     ; CHECK-LABEL: name: vload_nxv4i16_align2
 730     ; CHECK: liveins: $x10
 731     ; CHECK-NEXT: {{  $}}
 732     ; CHECK-NEXT: [[COPY:%[0-9]+]]:_(p0) = COPY $x10
 733     ; CHECK-NEXT: [[LOAD:%[0-9]+]]:_(<vscale x 4 x s16>) = G_LOAD [[COPY]](p0) :: (load (<vscale x 4 x s16>) from %ir.pa, align 2)
 734     ; CHECK-NEXT: $v8 = COPY [[LOAD]](<vscale x 4 x s16>)
 735     ; CHECK-NEXT: PseudoRET implicit $v8
 736     %0:_(p0) = COPY $x10
 737     %1:_(<vscale x 4 x s16>) = G_LOAD %0(p0) :: (load (<vscale x 4 x s16>) from %ir.pa, align 2)
 738     $v8 = COPY %1(<vscale x 4 x s16>)
 739     PseudoRET implicit $v8
 740
 741 ...
 742 ---
 743 name:            vload_nxv4i16_align4
 744 body:             |
 745   bb.1 (%ir-block.0):
 746     liveins: $x10
 747
 748     ; CHECK-LABEL: name: vload_nxv4i16_align4
 749     ; CHECK: liveins: $x10
 750     ; CHECK-NEXT: {{  $}}
 751     ; CHECK-NEXT: [[COPY:%[0-9]+]]:_(p0) = COPY $x10
 752     ; CHECK-NEXT: [[LOAD:%[0-9]+]]:_(<vscale x 4 x s16>) = G_LOAD [[COPY]](p0) :: (load (<vscale x 4 x s16>) from %ir.pa, align 4)
 753     ; CHECK-NEXT: $v8 = COPY [[LOAD]](<vscale x 4 x s16>)
 754     ; CHECK-NEXT: PseudoRET implicit $v8
 755     %0:_(p0) = COPY $x10
 756     %1:_(<vscale x 4 x s16>) = G_LOAD %0(p0) :: (load (<vscale x 4 x s16>) from %ir.pa, align 4)
 757     $v8 = COPY %1(<vscale x 4 x s16>)
 758     PseudoRET implicit $v8
 759
 760 ...
 761 ---
 762 name:            vload_nxv4i16_align8
 763 body:             |
 764   bb.1 (%ir-block.0):
 765     liveins: $x10
 766
 767     ; CHECK-LABEL: name: vload_nxv4i16_align8
 768     ; CHECK: liveins: $x10
 769     ; CHECK-NEXT: {{  $}}
 770     ; CHECK-NEXT: [[COPY:%[0-9]+]]:_(p0) = COPY $x10
 771     ; CHECK-NEXT: [[LOAD:%[0-9]+]]:_(<vscale x 4 x s16>) = G_LOAD [[COPY]](p0) :: (load (<vscale x 4 x s16>) from %ir.pa)
 772     ; CHECK-NEXT: $v8 = COPY [[LOAD]](<vscale x 4 x s16>)
 773     ; CHECK-NEXT: PseudoRET implicit $v8
 774     %0:_(p0) = COPY $x10
 775     %1:_(<vscale x 4 x s16>) = G_LOAD %0(p0) :: (load (<vscale x 4 x s16>) from %ir.pa)
 776     $v8 = COPY %1(<vscale x 4 x s16>)
 777     PseudoRET implicit $v8
 778
 779 ...
 780 ---
 781 name:            vload_nxv4i16_align16
 782 body:             |
 783   bb.1 (%ir-block.0):
 784     liveins: $x10
 785
 786     ; CHECK-LABEL: name: vload_nxv4i16_align16
 787     ; CHECK: liveins: $x10
 788     ; CHECK-NEXT: {{  $}}
 789     ; CHECK-NEXT: [[COPY:%[0-9]+]]:_(p0) = COPY $x10
 790     ; CHECK-NEXT: [[LOAD:%[0-9]+]]:_(<vscale x 4 x s16>) = G_LOAD [[COPY]](p0) :: (load (<vscale x 4 x s16>) from %ir.pa, align 16)
 791     ; CHECK-NEXT: $v8 = COPY [[LOAD]](<vscale x 4 x s16>)
 792     ; CHECK-NEXT: PseudoRET implicit $v8
 793     %0:_(p0) = COPY $x10
 794     %1:_(<vscale x 4 x s16>) = G_LOAD %0(p0) :: (load (<vscale x 4 x s16>) from %ir.pa, align 16)
 795     $v8 = COPY %1(<vscale x 4 x s16>)
 796     PseudoRET implicit $v8
 797
 798 ...
 799 ---
 800 name:            vload_nxv2i32_align2
 801 body:             |
 802   bb.1 (%ir-block.0):
 803     liveins: $x10
 804
 805     ; CHECK-LABEL: name: vload_nxv2i32_align2
 806     ; CHECK: liveins: $x10
 807     ; CHECK-NEXT: {{  $}}
 808     ; CHECK-NEXT: [[COPY:%[0-9]+]]:_(p0) = COPY $x10
 809     ; CHECK-NEXT: [[LOAD:%[0-9]+]]:_(<vscale x 8 x s8>) = G_LOAD [[COPY]](p0) :: (load (<vscale x 8 x s8>) from %ir.pa, align 2)
 810     ; CHECK-NEXT: [[BITCAST:%[0-9]+]]:_(<vscale x 2 x s32>) = G_BITCAST [[LOAD]](<vscale x 8 x s8>)
 811     ; CHECK-NEXT: $v8 = COPY [[BITCAST]](<vscale x 2 x s32>)
 812     ; CHECK-NEXT: PseudoRET implicit $v8
 813     %0:_(p0) = COPY $x10
 814     %1:_(<vscale x 2 x s32>) = G_LOAD %0(p0) :: (load (<vscale x 2 x s32>) from %ir.pa, align 2)
 815     $v8 = COPY %1(<vscale x 2 x s32>)
 816     PseudoRET implicit $v8
 817
 818 ...
 819 ---
 820 name:            vload_nxv2i32_align4
 821 body:             |
 822   bb.1 (%ir-block.0):
 823     liveins: $x10
 824
 825     ; CHECK-LABEL: name: vload_nxv2i32_align4
 826     ; CHECK: liveins: $x10
 827     ; CHECK-NEXT: {{  $}}
 828     ; CHECK-NEXT: [[COPY:%[0-9]+]]:_(p0) = COPY $x10
 829     ; CHECK-NEXT: [[LOAD:%[0-9]+]]:_(<vscale x 2 x s32>) = G_LOAD [[COPY]](p0) :: (load (<vscale x 2 x s32>) from %ir.pa, align 4)
 830     ; CHECK-NEXT: $v8 = COPY [[LOAD]](<vscale x 2 x s32>)
 831     ; CHECK-NEXT: PseudoRET implicit $v8
 832     %0:_(p0) = COPY $x10
 833     %1:_(<vscale x 2 x s32>) = G_LOAD %0(p0) :: (load (<vscale x 2 x s32>) from %ir.pa, align 4)
 834     $v8 = COPY %1(<vscale x 2 x s32>)
 835     PseudoRET implicit $v8
 836
 837 ...
 838 ---
 839 name:            vload_nxv2i32_align8
 840 body:             |
 841   bb.1 (%ir-block.0):
 842     liveins: $x10
 843
 844     ; CHECK-LABEL: name: vload_nxv2i32_align8
 845     ; CHECK: liveins: $x10
 846     ; CHECK-NEXT: {{  $}}
 847     ; CHECK-NEXT: [[COPY:%[0-9]+]]:_(p0) = COPY $x10
 848     ; CHECK-NEXT: [[LOAD:%[0-9]+]]:_(<vscale x 2 x s32>) = G_LOAD [[COPY]](p0) :: (load (<vscale x 2 x s32>) from %ir.pa)
 849     ; CHECK-NEXT: $v8 = COPY [[LOAD]](<vscale x 2 x s32>)
 850     ; CHECK-NEXT: PseudoRET implicit $v8
 851     %0:_(p0) = COPY $x10
 852     %1:_(<vscale x 2 x s32>) = G_LOAD %0(p0) :: (load (<vscale x 2 x s32>) from %ir.pa)
 853     $v8 = COPY %1(<vscale x 2 x s32>)
 854     PseudoRET implicit $v8
 855
 856 ...
 857 ---
 858 name:            vload_nxv2i32_align16
 859 body:             |
 860   bb.1 (%ir-block.0):
 861     liveins: $x10
 862
 863     ; CHECK-LABEL: name: vload_nxv2i32_align16
 864     ; CHECK: liveins: $x10
 865     ; CHECK-NEXT: {{  $}}
 866     ; CHECK-NEXT: [[COPY:%[0-9]+]]:_(p0) = COPY $x10
 867     ; CHECK-NEXT: [[LOAD:%[0-9]+]]:_(<vscale x 2 x s32>) = G_LOAD [[COPY]](p0) :: (load (<vscale x 2 x s32>) from %ir.pa, align 16)
 868     ; CHECK-NEXT: $v8 = COPY [[LOAD]](<vscale x 2 x s32>)
 869     ; CHECK-NEXT: PseudoRET implicit $v8
 870     %0:_(p0) = COPY $x10
 871     %1:_(<vscale x 2 x s32>) = G_LOAD %0(p0) :: (load (<vscale x 2 x s32>) from %ir.pa, align 16)
 872     $v8 = COPY %1(<vscale x 2 x s32>)
 873     PseudoRET implicit $v8
 874
 875 ...
 876 ---
 877 name:            vload_nxv2i32_align256
 878 body:             |
 879   bb.1 (%ir-block.0):
 880     liveins: $x10
 881
 882     ; CHECK-LABEL: name: vload_nxv2i32_align256
 883     ; CHECK: liveins: $x10
 884     ; CHECK-NEXT: {{  $}}
 885     ; CHECK-NEXT: [[COPY:%[0-9]+]]:_(p0) = COPY $x10
 886     ; CHECK-NEXT: [[LOAD:%[0-9]+]]:_(<vscale x 2 x s32>) = G_LOAD [[COPY]](p0) :: (load (<vscale x 2 x s32>) from %ir.pa, align 256)
 887     ; CHECK-NEXT: $v8 = COPY [[LOAD]](<vscale x 2 x s32>)
 888     ; CHECK-NEXT: PseudoRET implicit $v8
 889     %0:_(p0) = COPY $x10
 890     %1:_(<vscale x 2 x s32>) = G_LOAD %0(p0) :: (load (<vscale x 2 x s32>) from %ir.pa, align 256)
 891     $v8 = COPY %1(<vscale x 2 x s32>)
 892     PseudoRET implicit $v8
 893
 894 ...
 895 ---
 896 name:            vload_nxv2i64_align4
 897 body:             |
 898   bb.1 (%ir-block.0):
 899     liveins: $x10
 900
 901     ; CHECK-LABEL: name: vload_nxv2i64_align4
 902     ; CHECK: liveins: $x10
 903     ; CHECK-NEXT: {{  $}}
 904     ; CHECK-NEXT: [[COPY:%[0-9]+]]:_(p0) = COPY $x10
 905     ; CHECK-NEXT: [[LOAD:%[0-9]+]]:_(<vscale x 16 x s8>) = G_LOAD [[COPY]](p0) :: (load (<vscale x 16 x s8>) from %ir.pa, align 4)
 906     ; CHECK-NEXT: [[BITCAST:%[0-9]+]]:_(<vscale x 2 x s64>) = G_BITCAST [[LOAD]](<vscale x 16 x s8>)
 907     ; CHECK-NEXT: $v8m2 = COPY [[BITCAST]](<vscale x 2 x s64>)
 908     ; CHECK-NEXT: PseudoRET implicit $v8m2
 909     %0:_(p0) = COPY $x10
 910     %1:_(<vscale x 2 x s64>) = G_LOAD %0(p0) :: (load (<vscale x 2 x s64>) from %ir.pa, align 4)
 911     $v8m2 = COPY %1(<vscale x 2 x s64>)
 912     PseudoRET implicit $v8m2
 913
 914 ...
 915 ---
 916 name:            vload_nxv2i64_align8
 917 body:             |
 918   bb.1 (%ir-block.0):
 919     liveins: $x10
 920
 921     ; CHECK-LABEL: name: vload_nxv2i64_align8
 922     ; CHECK: liveins: $x10
 923     ; CHECK-NEXT: {{  $}}
 924     ; CHECK-NEXT: [[COPY:%[0-9]+]]:_(p0) = COPY $x10
 925     ; CHECK-NEXT: [[LOAD:%[0-9]+]]:_(<vscale x 2 x s64>) = G_LOAD [[COPY]](p0) :: (load (<vscale x 2 x s64>) from %ir.pa, align 8)
 926     ; CHECK-NEXT: $v8m2 = COPY [[LOAD]](<vscale x 2 x s64>)
 927     ; CHECK-NEXT: PseudoRET implicit $v8m2
 928     %0:_(p0) = COPY $x10
 929     %1:_(<vscale x 2 x s64>) = G_LOAD %0(p0) :: (load (<vscale x 2 x s64>) from %ir.pa, align 8)
 930     $v8m2 = COPY %1(<vscale x 2 x s64>)
 931     PseudoRET implicit $v8m2
 932
 933 ...
 934 ---
 935 name:            vload_nxv2i64_align16
 936 body:             |
 937   bb.1 (%ir-block.0):
 938     liveins: $x10
 939
 940     ; CHECK-LABEL: name: vload_nxv2i64_align16
 941     ; CHECK: liveins: $x10
 942     ; CHECK-NEXT: {{  $}}
 943     ; CHECK-NEXT: [[COPY:%[0-9]+]]:_(p0) = COPY $x10
 944     ; CHECK-NEXT: [[LOAD:%[0-9]+]]:_(<vscale x 2 x s64>) = G_LOAD [[COPY]](p0) :: (load (<vscale x 2 x s64>) from %ir.pa)
 945     ; CHECK-NEXT: $v8m2 = COPY [[LOAD]](<vscale x 2 x s64>)
 946     ; CHECK-NEXT: PseudoRET implicit $v8m2
 947     %0:_(p0) = COPY $x10
 948     %1:_(<vscale x 2 x s64>) = G_LOAD %0(p0) :: (load (<vscale x 2 x s64>) from %ir.pa)
 949     $v8m2 = COPY %1(<vscale x 2 x s64>)
 950     PseudoRET implicit $v8m2
 951
 952 ...
 953 ---
 954 name:            vload_nxv2i64_align32
 955 body:             |
 956   bb.1 (%ir-block.0):
 957     liveins: $x10
 958
 959     ; CHECK-LABEL: name: vload_nxv2i64_align32
 960     ; CHECK: liveins: $x10
 961     ; CHECK-NEXT: {{  $}}
 962     ; CHECK-NEXT: [[COPY:%[0-9]+]]:_(p0) = COPY $x10
 963     ; CHECK-NEXT: [[LOAD:%[0-9]+]]:_(<vscale x 2 x s64>) = G_LOAD [[COPY]](p0) :: (load (<vscale x 2 x s64>) from %ir.pa, align 32)
 964     ; CHECK-NEXT: $v8m2 = COPY [[LOAD]](<vscale x 2 x s64>)
 965     ; CHECK-NEXT: PseudoRET implicit $v8m2
 966     %0:_(p0) = COPY $x10
 967     %1:_(<vscale x 2 x s64>) = G_LOAD %0(p0) :: (load (<vscale x 2 x s64>) from %ir.pa, align 32)
 968     $v8m2 = COPY %1(<vscale x 2 x s64>)
 969     PseudoRET implicit $v8m2
 970
 971 ...