[RISCV] Match vcompress during shuffle lowering (#117748)
[llvm-project.git] / llvm / test / CodeGen / RISCV / overflow-intrinsic-optimizations.ll
blobeca3df4861b900ed909f5efcf4bd78b5f927b9a5
1 ; RUN: llc %s -mtriple=riscv32 -o - | FileCheck %s
3 define i1 @no__mulodi4(i32 %a, i64 %b, ptr %c) {
4 ; CHECK-LABEL: no__mulodi4
5 ; CHECK-NOT: call __mulodi4@plt
6 ; CHECK-NOT: call __multi3@plt
7 entry:
8   %0 = sext i32 %a to i64
9   %1 = call { i64, i1 } @llvm.smul.with.overflow.i64(i64 %0, i64 %b)
10   %2 = extractvalue { i64, i1 } %1, 1
11   %3 = extractvalue { i64, i1 } %1, 0
12   %4 = trunc i64 %3 to i32
13   %5 = sext i32 %4 to i64
14   %6 = icmp ne i64 %3, %5
15   %7 = or i1 %2, %6
16   store i32 %4, ptr %c, align 4
17   ret i1 %7
20 declare { i64, i1 } @llvm.smul.with.overflow.i64(i64, i64)