llvm/test/CodeGen/RISCV/rvv/fixed-vectors-vmin-vp.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc -mtriple=riscv32 -mattr=+v -verify-machineinstrs < %s \
   3 ; RUN:   | FileCheck %s --check-prefixes=CHECK,RV32
   4 ; RUN: llc -mtriple=riscv64 -mattr=+v -verify-machineinstrs < %s \
   5 ; RUN:   | FileCheck %s --check-prefixes=CHECK,RV64
   6
   7 declare <8 x i7> @llvm.vp.smin.v8i7(<8 x i7>, <8 x i7>, <8 x i1>, i32)
   8
   9 define <8 x i7> @vmin_vv_v8i7(<8 x i7> %va, <8 x i7> %b, <8 x i1> %m, i32 zeroext %evl) {
  10 ; CHECK-LABEL: vmin_vv_v8i7:
  11 ; CHECK:       # %bb.0:
  12 ; CHECK-NEXT:    vsetvli zero, a0, e8, mf2, ta, ma
  13 ; CHECK-NEXT:    vsll.vi v9, v9, 1, v0.t
  14 ; CHECK-NEXT:    vsra.vi v9, v9, 1, v0.t
  15 ; CHECK-NEXT:    vsll.vi v8, v8, 1, v0.t
  16 ; CHECK-NEXT:    vsra.vi v8, v8, 1, v0.t
  17 ; CHECK-NEXT:    vmin.vv v8, v8, v9, v0.t
  18 ; CHECK-NEXT:    ret
  19   %v = call <8 x i7> @llvm.vp.smin.v8i7(<8 x i7> %va, <8 x i7> %b, <8 x i1> %m, i32 %evl)
  20   ret <8 x i7> %v
  21 }
  22
  23 declare <2 x i8> @llvm.vp.smin.v2i8(<2 x i8>, <2 x i8>, <2 x i1>, i32)
  24
  25 define <2 x i8> @vmin_vv_v2i8(<2 x i8> %va, <2 x i8> %b, <2 x i1> %m, i32 zeroext %evl) {
  26 ; CHECK-LABEL: vmin_vv_v2i8:
  27 ; CHECK:       # %bb.0:
  28 ; CHECK-NEXT:    vsetvli zero, a0, e8, mf8, ta, ma
  29 ; CHECK-NEXT:    vmin.vv v8, v8, v9, v0.t
  30 ; CHECK-NEXT:    ret
  31   %v = call <2 x i8> @llvm.vp.smin.v2i8(<2 x i8> %va, <2 x i8> %b, <2 x i1> %m, i32 %evl)
  32   ret <2 x i8> %v
  33 }
  34
  35 define <2 x i8> @vmin_vv_v2i8_unmasked(<2 x i8> %va, <2 x i8> %b, i32 zeroext %evl) {
  36 ; CHECK-LABEL: vmin_vv_v2i8_unmasked:
  37 ; CHECK:       # %bb.0:
  38 ; CHECK-NEXT:    vsetvli zero, a0, e8, mf8, ta, ma
  39 ; CHECK-NEXT:    vmin.vv v8, v8, v9
  40 ; CHECK-NEXT:    ret
  41   %v = call <2 x i8> @llvm.vp.smin.v2i8(<2 x i8> %va, <2 x i8> %b, <2 x i1> splat (i1 true), i32 %evl)
  42   ret <2 x i8> %v
  43 }
  44
  45 define <2 x i8> @vmin_vx_v2i8(<2 x i8> %va, i8 %b, <2 x i1> %m, i32 zeroext %evl) {
  46 ; CHECK-LABEL: vmin_vx_v2i8:
  47 ; CHECK:       # %bb.0:
  48 ; CHECK-NEXT:    vsetvli zero, a1, e8, mf8, ta, ma
  49 ; CHECK-NEXT:    vmin.vx v8, v8, a0, v0.t
  50 ; CHECK-NEXT:    ret
  51   %elt.head = insertelement <2 x i8> poison, i8 %b, i32 0
  52   %vb = shufflevector <2 x i8> %elt.head, <2 x i8> poison, <2 x i32> zeroinitializer
  53   %v = call <2 x i8> @llvm.vp.smin.v2i8(<2 x i8> %va, <2 x i8> %vb, <2 x i1> %m, i32 %evl)
  54   ret <2 x i8> %v
  55 }
  56
  57 define <2 x i8> @vmin_vx_v2i8_unmasked(<2 x i8> %va, i8 %b, i32 zeroext %evl) {
  58 ; CHECK-LABEL: vmin_vx_v2i8_unmasked:
  59 ; CHECK:       # %bb.0:
  60 ; CHECK-NEXT:    vsetvli zero, a1, e8, mf8, ta, ma
  61 ; CHECK-NEXT:    vmin.vx v8, v8, a0
  62 ; CHECK-NEXT:    ret
  63   %elt.head = insertelement <2 x i8> poison, i8 %b, i32 0
  64   %vb = shufflevector <2 x i8> %elt.head, <2 x i8> poison, <2 x i32> zeroinitializer
  65   %v = call <2 x i8> @llvm.vp.smin.v2i8(<2 x i8> %va, <2 x i8> %vb, <2 x i1> splat (i1 true), i32 %evl)
  66   ret <2 x i8> %v
  67 }
  68
  69 declare <4 x i8> @llvm.vp.smin.v4i8(<4 x i8>, <4 x i8>, <4 x i1>, i32)
  70
  71 define <4 x i8> @vmin_vv_v4i8(<4 x i8> %va, <4 x i8> %b, <4 x i1> %m, i32 zeroext %evl) {
  72 ; CHECK-LABEL: vmin_vv_v4i8:
  73 ; CHECK:       # %bb.0:
  74 ; CHECK-NEXT:    vsetvli zero, a0, e8, mf4, ta, ma
  75 ; CHECK-NEXT:    vmin.vv v8, v8, v9, v0.t
  76 ; CHECK-NEXT:    ret
  77   %v = call <4 x i8> @llvm.vp.smin.v4i8(<4 x i8> %va, <4 x i8> %b, <4 x i1> %m, i32 %evl)
  78   ret <4 x i8> %v
  79 }
  80
  81 define <4 x i8> @vmin_vv_v4i8_unmasked(<4 x i8> %va, <4 x i8> %b, i32 zeroext %evl) {
  82 ; CHECK-LABEL: vmin_vv_v4i8_unmasked:
  83 ; CHECK:       # %bb.0:
  84 ; CHECK-NEXT:    vsetvli zero, a0, e8, mf4, ta, ma
  85 ; CHECK-NEXT:    vmin.vv v8, v8, v9
  86 ; CHECK-NEXT:    ret
  87   %v = call <4 x i8> @llvm.vp.smin.v4i8(<4 x i8> %va, <4 x i8> %b, <4 x i1> splat (i1 true), i32 %evl)
  88   ret <4 x i8> %v
  89 }
  90
  91 define <4 x i8> @vmin_vx_v4i8(<4 x i8> %va, i8 %b, <4 x i1> %m, i32 zeroext %evl) {
  92 ; CHECK-LABEL: vmin_vx_v4i8:
  93 ; CHECK:       # %bb.0:
  94 ; CHECK-NEXT:    vsetvli zero, a1, e8, mf4, ta, ma
  95 ; CHECK-NEXT:    vmin.vx v8, v8, a0, v0.t
  96 ; CHECK-NEXT:    ret
  97   %elt.head = insertelement <4 x i8> poison, i8 %b, i32 0
  98   %vb = shufflevector <4 x i8> %elt.head, <4 x i8> poison, <4 x i32> zeroinitializer
  99   %v = call <4 x i8> @llvm.vp.smin.v4i8(<4 x i8> %va, <4 x i8> %vb, <4 x i1> %m, i32 %evl)
 100   ret <4 x i8> %v
 101 }
 102
 103 define <4 x i8> @vmin_vx_v4i8_commute(<4 x i8> %va, i8 %b, <4 x i1> %m, i32 zeroext %evl) {
 104 ; CHECK-LABEL: vmin_vx_v4i8_commute:
 105 ; CHECK:       # %bb.0:
 106 ; CHECK-NEXT:    vsetvli zero, a1, e8, mf4, ta, ma
 107 ; CHECK-NEXT:    vmin.vx v8, v8, a0, v0.t
 108 ; CHECK-NEXT:    ret
 109   %elt.head = insertelement <4 x i8> poison, i8 %b, i32 0
 110   %vb = shufflevector <4 x i8> %elt.head, <4 x i8> poison, <4 x i32> zeroinitializer
 111   %v = call <4 x i8> @llvm.vp.smin.v4i8(<4 x i8> %vb, <4 x i8> %va, <4 x i1> %m, i32 %evl)
 112   ret <4 x i8> %v
 113 }
 114
 115 define <4 x i8> @vmin_vx_v4i8_unmasked(<4 x i8> %va, i8 %b, i32 zeroext %evl) {
 116 ; CHECK-LABEL: vmin_vx_v4i8_unmasked:
 117 ; CHECK:       # %bb.0:
 118 ; CHECK-NEXT:    vsetvli zero, a1, e8, mf4, ta, ma
 119 ; CHECK-NEXT:    vmin.vx v8, v8, a0
 120 ; CHECK-NEXT:    ret
 121   %elt.head = insertelement <4 x i8> poison, i8 %b, i32 0
 122   %vb = shufflevector <4 x i8> %elt.head, <4 x i8> poison, <4 x i32> zeroinitializer
 123   %v = call <4 x i8> @llvm.vp.smin.v4i8(<4 x i8> %va, <4 x i8> %vb, <4 x i1> splat (i1 true), i32 %evl)
 124   ret <4 x i8> %v
 125 }
 126
 127 declare <5 x i8> @llvm.vp.smin.v5i8(<5 x i8>, <5 x i8>, <5 x i1>, i32)
 128
 129 define <5 x i8> @vmin_vv_v5i8(<5 x i8> %va, <5 x i8> %b, <5 x i1> %m, i32 zeroext %evl) {
 130 ; CHECK-LABEL: vmin_vv_v5i8:
 131 ; CHECK:       # %bb.0:
 132 ; CHECK-NEXT:    vsetvli zero, a0, e8, mf2, ta, ma
 133 ; CHECK-NEXT:    vmin.vv v8, v8, v9, v0.t
 134 ; CHECK-NEXT:    ret
 135   %v = call <5 x i8> @llvm.vp.smin.v5i8(<5 x i8> %va, <5 x i8> %b, <5 x i1> %m, i32 %evl)
 136   ret <5 x i8> %v
 137 }
 138
 139 define <5 x i8> @vmin_vv_v5i8_unmasked(<5 x i8> %va, <5 x i8> %b, i32 zeroext %evl) {
 140 ; CHECK-LABEL: vmin_vv_v5i8_unmasked:
 141 ; CHECK:       # %bb.0:
 142 ; CHECK-NEXT:    vsetvli zero, a0, e8, mf2, ta, ma
 143 ; CHECK-NEXT:    vmin.vv v8, v8, v9
 144 ; CHECK-NEXT:    ret
 145   %v = call <5 x i8> @llvm.vp.smin.v5i8(<5 x i8> %va, <5 x i8> %b, <5 x i1> splat (i1 true), i32 %evl)
 146   ret <5 x i8> %v
 147 }
 148
 149 define <5 x i8> @vmin_vx_v5i8(<5 x i8> %va, i8 %b, <5 x i1> %m, i32 zeroext %evl) {
 150 ; CHECK-LABEL: vmin_vx_v5i8:
 151 ; CHECK:       # %bb.0:
 152 ; CHECK-NEXT:    vsetvli zero, a1, e8, mf2, ta, ma
 153 ; CHECK-NEXT:    vmin.vx v8, v8, a0, v0.t
 154 ; CHECK-NEXT:    ret
 155   %elt.head = insertelement <5 x i8> poison, i8 %b, i32 0
 156   %vb = shufflevector <5 x i8> %elt.head, <5 x i8> poison, <5 x i32> zeroinitializer
 157   %v = call <5 x i8> @llvm.vp.smin.v5i8(<5 x i8> %va, <5 x i8> %vb, <5 x i1> %m, i32 %evl)
 158   ret <5 x i8> %v
 159 }
 160
 161 define <5 x i8> @vmin_vx_v5i8_unmasked(<5 x i8> %va, i8 %b, i32 zeroext %evl) {
 162 ; CHECK-LABEL: vmin_vx_v5i8_unmasked:
 163 ; CHECK:       # %bb.0:
 164 ; CHECK-NEXT:    vsetvli zero, a1, e8, mf2, ta, ma
 165 ; CHECK-NEXT:    vmin.vx v8, v8, a0
 166 ; CHECK-NEXT:    ret
 167   %elt.head = insertelement <5 x i8> poison, i8 %b, i32 0
 168   %vb = shufflevector <5 x i8> %elt.head, <5 x i8> poison, <5 x i32> zeroinitializer
 169   %v = call <5 x i8> @llvm.vp.smin.v5i8(<5 x i8> %va, <5 x i8> %vb, <5 x i1> splat (i1 true), i32 %evl)
 170   ret <5 x i8> %v
 171 }
 172
 173 declare <8 x i8> @llvm.vp.smin.v8i8(<8 x i8>, <8 x i8>, <8 x i1>, i32)
 174
 175 define <8 x i8> @vmin_vv_v8i8(<8 x i8> %va, <8 x i8> %b, <8 x i1> %m, i32 zeroext %evl) {
 176 ; CHECK-LABEL: vmin_vv_v8i8:
 177 ; CHECK:       # %bb.0:
 178 ; CHECK-NEXT:    vsetvli zero, a0, e8, mf2, ta, ma
 179 ; CHECK-NEXT:    vmin.vv v8, v8, v9, v0.t
 180 ; CHECK-NEXT:    ret
 181   %v = call <8 x i8> @llvm.vp.smin.v8i8(<8 x i8> %va, <8 x i8> %b, <8 x i1> %m, i32 %evl)
 182   ret <8 x i8> %v
 183 }
 184
 185 define <8 x i8> @vmin_vv_v8i8_unmasked(<8 x i8> %va, <8 x i8> %b, i32 zeroext %evl) {
 186 ; CHECK-LABEL: vmin_vv_v8i8_unmasked:
 187 ; CHECK:       # %bb.0:
 188 ; CHECK-NEXT:    vsetvli zero, a0, e8, mf2, ta, ma
 189 ; CHECK-NEXT:    vmin.vv v8, v8, v9
 190 ; CHECK-NEXT:    ret
 191   %v = call <8 x i8> @llvm.vp.smin.v8i8(<8 x i8> %va, <8 x i8> %b, <8 x i1> splat (i1 true), i32 %evl)
 192   ret <8 x i8> %v
 193 }
 194
 195 define <8 x i8> @vmin_vx_v8i8(<8 x i8> %va, i8 %b, <8 x i1> %m, i32 zeroext %evl) {
 196 ; CHECK-LABEL: vmin_vx_v8i8:
 197 ; CHECK:       # %bb.0:
 198 ; CHECK-NEXT:    vsetvli zero, a1, e8, mf2, ta, ma
 199 ; CHECK-NEXT:    vmin.vx v8, v8, a0, v0.t
 200 ; CHECK-NEXT:    ret
 201   %elt.head = insertelement <8 x i8> poison, i8 %b, i32 0
 202   %vb = shufflevector <8 x i8> %elt.head, <8 x i8> poison, <8 x i32> zeroinitializer
 203   %v = call <8 x i8> @llvm.vp.smin.v8i8(<8 x i8> %va, <8 x i8> %vb, <8 x i1> %m, i32 %evl)
 204   ret <8 x i8> %v
 205 }
 206
 207 define <8 x i8> @vmin_vx_v8i8_unmasked(<8 x i8> %va, i8 %b, i32 zeroext %evl) {
 208 ; CHECK-LABEL: vmin_vx_v8i8_unmasked:
 209 ; CHECK:       # %bb.0:
 210 ; CHECK-NEXT:    vsetvli zero, a1, e8, mf2, ta, ma
 211 ; CHECK-NEXT:    vmin.vx v8, v8, a0
 212 ; CHECK-NEXT:    ret
 213   %elt.head = insertelement <8 x i8> poison, i8 %b, i32 0
 214   %vb = shufflevector <8 x i8> %elt.head, <8 x i8> poison, <8 x i32> zeroinitializer
 215   %v = call <8 x i8> @llvm.vp.smin.v8i8(<8 x i8> %va, <8 x i8> %vb, <8 x i1> splat (i1 true), i32 %evl)
 216   ret <8 x i8> %v
 217 }
 218
 219 declare <16 x i8> @llvm.vp.smin.v16i8(<16 x i8>, <16 x i8>, <16 x i1>, i32)
 220
 221 define <16 x i8> @vmin_vv_v16i8(<16 x i8> %va, <16 x i8> %b, <16 x i1> %m, i32 zeroext %evl) {
 222 ; CHECK-LABEL: vmin_vv_v16i8:
 223 ; CHECK:       # %bb.0:
 224 ; CHECK-NEXT:    vsetvli zero, a0, e8, m1, ta, ma
 225 ; CHECK-NEXT:    vmin.vv v8, v8, v9, v0.t
 226 ; CHECK-NEXT:    ret
 227   %v = call <16 x i8> @llvm.vp.smin.v16i8(<16 x i8> %va, <16 x i8> %b, <16 x i1> %m, i32 %evl)
 228   ret <16 x i8> %v
 229 }
 230
 231 define <16 x i8> @vmin_vv_v16i8_unmasked(<16 x i8> %va, <16 x i8> %b, i32 zeroext %evl) {
 232 ; CHECK-LABEL: vmin_vv_v16i8_unmasked:
 233 ; CHECK:       # %bb.0:
 234 ; CHECK-NEXT:    vsetvli zero, a0, e8, m1, ta, ma
 235 ; CHECK-NEXT:    vmin.vv v8, v8, v9
 236 ; CHECK-NEXT:    ret
 237   %v = call <16 x i8> @llvm.vp.smin.v16i8(<16 x i8> %va, <16 x i8> %b, <16 x i1> splat (i1 true), i32 %evl)
 238   ret <16 x i8> %v
 239 }
 240
 241 define <16 x i8> @vmin_vx_v16i8(<16 x i8> %va, i8 %b, <16 x i1> %m, i32 zeroext %evl) {
 242 ; CHECK-LABEL: vmin_vx_v16i8:
 243 ; CHECK:       # %bb.0:
 244 ; CHECK-NEXT:    vsetvli zero, a1, e8, m1, ta, ma
 245 ; CHECK-NEXT:    vmin.vx v8, v8, a0, v0.t
 246 ; CHECK-NEXT:    ret
 247   %elt.head = insertelement <16 x i8> poison, i8 %b, i32 0
 248   %vb = shufflevector <16 x i8> %elt.head, <16 x i8> poison, <16 x i32> zeroinitializer
 249   %v = call <16 x i8> @llvm.vp.smin.v16i8(<16 x i8> %va, <16 x i8> %vb, <16 x i1> %m, i32 %evl)
 250   ret <16 x i8> %v
 251 }
 252
 253 define <16 x i8> @vmin_vx_v16i8_unmasked(<16 x i8> %va, i8 %b, i32 zeroext %evl) {
 254 ; CHECK-LABEL: vmin_vx_v16i8_unmasked:
 255 ; CHECK:       # %bb.0:
 256 ; CHECK-NEXT:    vsetvli zero, a1, e8, m1, ta, ma
 257 ; CHECK-NEXT:    vmin.vx v8, v8, a0
 258 ; CHECK-NEXT:    ret
 259   %elt.head = insertelement <16 x i8> poison, i8 %b, i32 0
 260   %vb = shufflevector <16 x i8> %elt.head, <16 x i8> poison, <16 x i32> zeroinitializer
 261   %v = call <16 x i8> @llvm.vp.smin.v16i8(<16 x i8> %va, <16 x i8> %vb, <16 x i1> splat (i1 true), i32 %evl)
 262   ret <16 x i8> %v
 263 }
 264
 265 declare <256 x i8> @llvm.vp.smin.v258i8(<256 x i8>, <256 x i8>, <256 x i1>, i32)
 266
 267 define <256 x i8> @vmin_vx_v258i8(<256 x i8> %va, i8 %b, <256 x i1> %m, i32 zeroext %evl) {
 268 ; CHECK-LABEL: vmin_vx_v258i8:
 269 ; CHECK:       # %bb.0:
 270 ; CHECK-NEXT:    vmv1r.v v24, v0
 271 ; CHECK-NEXT:    li a3, 128
 272 ; CHECK-NEXT:    vsetvli zero, a3, e8, m8, ta, ma
 273 ; CHECK-NEXT:    vlm.v v0, (a1)
 274 ; CHECK-NEXT:    addi a1, a2, -128
 275 ; CHECK-NEXT:    sltu a4, a2, a1
 276 ; CHECK-NEXT:    addi a4, a4, -1
 277 ; CHECK-NEXT:    and a1, a4, a1
 278 ; CHECK-NEXT:    vsetvli zero, a1, e8, m8, ta, ma
 279 ; CHECK-NEXT:    vmin.vx v16, v16, a0, v0.t
 280 ; CHECK-NEXT:    bltu a2, a3, .LBB22_2
 281 ; CHECK-NEXT:  # %bb.1:
 282 ; CHECK-NEXT:    li a2, 128
 283 ; CHECK-NEXT:  .LBB22_2:
 284 ; CHECK-NEXT:    vmv1r.v v0, v24
 285 ; CHECK-NEXT:    vsetvli zero, a2, e8, m8, ta, ma
 286 ; CHECK-NEXT:    vmin.vx v8, v8, a0, v0.t
 287 ; CHECK-NEXT:    ret
 288   %elt.head = insertelement <256 x i8> poison, i8 %b, i32 0
 289   %vb = shufflevector <256 x i8> %elt.head, <256 x i8> poison, <256 x i32> zeroinitializer
 290   %v = call <256 x i8> @llvm.vp.smin.v258i8(<256 x i8> %va, <256 x i8> %vb, <256 x i1> %m, i32 %evl)
 291   ret <256 x i8> %v
 292 }
 293
 294 define <256 x i8> @vmin_vx_v258i8_unmasked(<256 x i8> %va, i8 %b, i32 zeroext %evl) {
 295 ; CHECK-LABEL: vmin_vx_v258i8_unmasked:
 296 ; CHECK:       # %bb.0:
 297 ; CHECK-NEXT:    li a3, 128
 298 ; CHECK-NEXT:    mv a2, a1
 299 ; CHECK-NEXT:    bltu a1, a3, .LBB23_2
 300 ; CHECK-NEXT:  # %bb.1:
 301 ; CHECK-NEXT:    li a2, 128
 302 ; CHECK-NEXT:  .LBB23_2:
 303 ; CHECK-NEXT:    vsetvli zero, a2, e8, m8, ta, ma
 304 ; CHECK-NEXT:    vmin.vx v8, v8, a0
 305 ; CHECK-NEXT:    addi a2, a1, -128
 306 ; CHECK-NEXT:    sltu a1, a1, a2
 307 ; CHECK-NEXT:    addi a1, a1, -1
 308 ; CHECK-NEXT:    and a1, a1, a2
 309 ; CHECK-NEXT:    vsetvli zero, a1, e8, m8, ta, ma
 310 ; CHECK-NEXT:    vmin.vx v16, v16, a0
 311 ; CHECK-NEXT:    ret
 312   %elt.head = insertelement <256 x i8> poison, i8 %b, i32 0
 313   %vb = shufflevector <256 x i8> %elt.head, <256 x i8> poison, <256 x i32> zeroinitializer
 314   %v = call <256 x i8> @llvm.vp.smin.v258i8(<256 x i8> %va, <256 x i8> %vb, <256 x i1> splat (i1 true), i32 %evl)
 315   ret <256 x i8> %v
 316 }
 317
 318 ; Test splitting when the %evl is a known constant.
 319
 320 define <256 x i8> @vmin_vx_v258i8_evl129(<256 x i8> %va, i8 %b, <256 x i1> %m) {
 321 ; CHECK-LABEL: vmin_vx_v258i8_evl129:
 322 ; CHECK:       # %bb.0:
 323 ; CHECK-NEXT:    li a2, 128
 324 ; CHECK-NEXT:    vsetvli zero, a2, e8, m8, ta, ma
 325 ; CHECK-NEXT:    vlm.v v24, (a1)
 326 ; CHECK-NEXT:    vmin.vx v8, v8, a0, v0.t
 327 ; CHECK-NEXT:    vmv1r.v v0, v24
 328 ; CHECK-NEXT:    vsetivli zero, 1, e8, m8, ta, ma
 329 ; CHECK-NEXT:    vmin.vx v16, v16, a0, v0.t
 330 ; CHECK-NEXT:    ret
 331   %elt.head = insertelement <256 x i8> poison, i8 %b, i32 0
 332   %vb = shufflevector <256 x i8> %elt.head, <256 x i8> poison, <256 x i32> zeroinitializer
 333   %v = call <256 x i8> @llvm.vp.smin.v258i8(<256 x i8> %va, <256 x i8> %vb, <256 x i1> %m, i32 129)
 334   ret <256 x i8> %v
 335 }
 336
 337 ; The upper half is doing nothing.
 338
 339 define <256 x i8> @vmin_vx_v258i8_evl128(<256 x i8> %va, i8 %b, <256 x i1> %m) {
 340 ; CHECK-LABEL: vmin_vx_v258i8_evl128:
 341 ; CHECK:       # %bb.0:
 342 ; CHECK-NEXT:    li a1, 128
 343 ; CHECK-NEXT:    vsetvli zero, a1, e8, m8, ta, ma
 344 ; CHECK-NEXT:    vmin.vx v8, v8, a0, v0.t
 345 ; CHECK-NEXT:    ret
 346   %elt.head = insertelement <256 x i8> poison, i8 %b, i32 0
 347   %vb = shufflevector <256 x i8> %elt.head, <256 x i8> poison, <256 x i32> zeroinitializer
 348   %v = call <256 x i8> @llvm.vp.smin.v258i8(<256 x i8> %va, <256 x i8> %vb, <256 x i1> %m, i32 128)
 349   ret <256 x i8> %v
 350 }
 351
 352 declare <2 x i16> @llvm.vp.smin.v2i16(<2 x i16>, <2 x i16>, <2 x i1>, i32)
 353
 354 define <2 x i16> @vmin_vv_v2i16(<2 x i16> %va, <2 x i16> %b, <2 x i1> %m, i32 zeroext %evl) {
 355 ; CHECK-LABEL: vmin_vv_v2i16:
 356 ; CHECK:       # %bb.0:
 357 ; CHECK-NEXT:    vsetvli zero, a0, e16, mf4, ta, ma
 358 ; CHECK-NEXT:    vmin.vv v8, v8, v9, v0.t
 359 ; CHECK-NEXT:    ret
 360   %v = call <2 x i16> @llvm.vp.smin.v2i16(<2 x i16> %va, <2 x i16> %b, <2 x i1> %m, i32 %evl)
 361   ret <2 x i16> %v
 362 }
 363
 364 define <2 x i16> @vmin_vv_v2i16_unmasked(<2 x i16> %va, <2 x i16> %b, i32 zeroext %evl) {
 365 ; CHECK-LABEL: vmin_vv_v2i16_unmasked:
 366 ; CHECK:       # %bb.0:
 367 ; CHECK-NEXT:    vsetvli zero, a0, e16, mf4, ta, ma
 368 ; CHECK-NEXT:    vmin.vv v8, v8, v9
 369 ; CHECK-NEXT:    ret
 370   %v = call <2 x i16> @llvm.vp.smin.v2i16(<2 x i16> %va, <2 x i16> %b, <2 x i1> splat (i1 true), i32 %evl)
 371   ret <2 x i16> %v
 372 }
 373
 374 define <2 x i16> @vmin_vx_v2i16(<2 x i16> %va, i16 %b, <2 x i1> %m, i32 zeroext %evl) {
 375 ; CHECK-LABEL: vmin_vx_v2i16:
 376 ; CHECK:       # %bb.0:
 377 ; CHECK-NEXT:    vsetvli zero, a1, e16, mf4, ta, ma
 378 ; CHECK-NEXT:    vmin.vx v8, v8, a0, v0.t
 379 ; CHECK-NEXT:    ret
 380   %elt.head = insertelement <2 x i16> poison, i16 %b, i32 0
 381   %vb = shufflevector <2 x i16> %elt.head, <2 x i16> poison, <2 x i32> zeroinitializer
 382   %v = call <2 x i16> @llvm.vp.smin.v2i16(<2 x i16> %va, <2 x i16> %vb, <2 x i1> %m, i32 %evl)
 383   ret <2 x i16> %v
 384 }
 385
 386 define <2 x i16> @vmin_vx_v2i16_unmasked(<2 x i16> %va, i16 %b, i32 zeroext %evl) {
 387 ; CHECK-LABEL: vmin_vx_v2i16_unmasked:
 388 ; CHECK:       # %bb.0:
 389 ; CHECK-NEXT:    vsetvli zero, a1, e16, mf4, ta, ma
 390 ; CHECK-NEXT:    vmin.vx v8, v8, a0
 391 ; CHECK-NEXT:    ret
 392   %elt.head = insertelement <2 x i16> poison, i16 %b, i32 0
 393   %vb = shufflevector <2 x i16> %elt.head, <2 x i16> poison, <2 x i32> zeroinitializer
 394   %v = call <2 x i16> @llvm.vp.smin.v2i16(<2 x i16> %va, <2 x i16> %vb, <2 x i1> splat (i1 true), i32 %evl)
 395   ret <2 x i16> %v
 396 }
 397
 398 declare <4 x i16> @llvm.vp.smin.v4i16(<4 x i16>, <4 x i16>, <4 x i1>, i32)
 399
 400 define <4 x i16> @vmin_vv_v4i16(<4 x i16> %va, <4 x i16> %b, <4 x i1> %m, i32 zeroext %evl) {
 401 ; CHECK-LABEL: vmin_vv_v4i16:
 402 ; CHECK:       # %bb.0:
 403 ; CHECK-NEXT:    vsetvli zero, a0, e16, mf2, ta, ma
 404 ; CHECK-NEXT:    vmin.vv v8, v8, v9, v0.t
 405 ; CHECK-NEXT:    ret
 406   %v = call <4 x i16> @llvm.vp.smin.v4i16(<4 x i16> %va, <4 x i16> %b, <4 x i1> %m, i32 %evl)
 407   ret <4 x i16> %v
 408 }
 409
 410 define <4 x i16> @vmin_vv_v4i16_unmasked(<4 x i16> %va, <4 x i16> %b, i32 zeroext %evl) {
 411 ; CHECK-LABEL: vmin_vv_v4i16_unmasked:
 412 ; CHECK:       # %bb.0:
 413 ; CHECK-NEXT:    vsetvli zero, a0, e16, mf2, ta, ma
 414 ; CHECK-NEXT:    vmin.vv v8, v8, v9
 415 ; CHECK-NEXT:    ret
 416   %v = call <4 x i16> @llvm.vp.smin.v4i16(<4 x i16> %va, <4 x i16> %b, <4 x i1> splat (i1 true), i32 %evl)
 417   ret <4 x i16> %v
 418 }
 419
 420 define <4 x i16> @vmin_vx_v4i16(<4 x i16> %va, i16 %b, <4 x i1> %m, i32 zeroext %evl) {
 421 ; CHECK-LABEL: vmin_vx_v4i16:
 422 ; CHECK:       # %bb.0:
 423 ; CHECK-NEXT:    vsetvli zero, a1, e16, mf2, ta, ma
 424 ; CHECK-NEXT:    vmin.vx v8, v8, a0, v0.t
 425 ; CHECK-NEXT:    ret
 426   %elt.head = insertelement <4 x i16> poison, i16 %b, i32 0
 427   %vb = shufflevector <4 x i16> %elt.head, <4 x i16> poison, <4 x i32> zeroinitializer
 428   %v = call <4 x i16> @llvm.vp.smin.v4i16(<4 x i16> %va, <4 x i16> %vb, <4 x i1> %m, i32 %evl)
 429   ret <4 x i16> %v
 430 }
 431
 432 define <4 x i16> @vmin_vx_v4i16_unmasked(<4 x i16> %va, i16 %b, i32 zeroext %evl) {
 433 ; CHECK-LABEL: vmin_vx_v4i16_unmasked:
 434 ; CHECK:       # %bb.0:
 435 ; CHECK-NEXT:    vsetvli zero, a1, e16, mf2, ta, ma
 436 ; CHECK-NEXT:    vmin.vx v8, v8, a0
 437 ; CHECK-NEXT:    ret
 438   %elt.head = insertelement <4 x i16> poison, i16 %b, i32 0
 439   %vb = shufflevector <4 x i16> %elt.head, <4 x i16> poison, <4 x i32> zeroinitializer
 440   %v = call <4 x i16> @llvm.vp.smin.v4i16(<4 x i16> %va, <4 x i16> %vb, <4 x i1> splat (i1 true), i32 %evl)
 441   ret <4 x i16> %v
 442 }
 443
 444 declare <8 x i16> @llvm.vp.smin.v8i16(<8 x i16>, <8 x i16>, <8 x i1>, i32)
 445
 446 define <8 x i16> @vmin_vv_v8i16(<8 x i16> %va, <8 x i16> %b, <8 x i1> %m, i32 zeroext %evl) {
 447 ; CHECK-LABEL: vmin_vv_v8i16:
 448 ; CHECK:       # %bb.0:
 449 ; CHECK-NEXT:    vsetvli zero, a0, e16, m1, ta, ma
 450 ; CHECK-NEXT:    vmin.vv v8, v8, v9, v0.t
 451 ; CHECK-NEXT:    ret
 452   %v = call <8 x i16> @llvm.vp.smin.v8i16(<8 x i16> %va, <8 x i16> %b, <8 x i1> %m, i32 %evl)
 453   ret <8 x i16> %v
 454 }
 455
 456 define <8 x i16> @vmin_vv_v8i16_unmasked(<8 x i16> %va, <8 x i16> %b, i32 zeroext %evl) {
 457 ; CHECK-LABEL: vmin_vv_v8i16_unmasked:
 458 ; CHECK:       # %bb.0:
 459 ; CHECK-NEXT:    vsetvli zero, a0, e16, m1, ta, ma
 460 ; CHECK-NEXT:    vmin.vv v8, v8, v9
 461 ; CHECK-NEXT:    ret
 462   %v = call <8 x i16> @llvm.vp.smin.v8i16(<8 x i16> %va, <8 x i16> %b, <8 x i1> splat (i1 true), i32 %evl)
 463   ret <8 x i16> %v
 464 }
 465
 466 define <8 x i16> @vmin_vx_v8i16(<8 x i16> %va, i16 %b, <8 x i1> %m, i32 zeroext %evl) {
 467 ; CHECK-LABEL: vmin_vx_v8i16:
 468 ; CHECK:       # %bb.0:
 469 ; CHECK-NEXT:    vsetvli zero, a1, e16, m1, ta, ma
 470 ; CHECK-NEXT:    vmin.vx v8, v8, a0, v0.t
 471 ; CHECK-NEXT:    ret
 472   %elt.head = insertelement <8 x i16> poison, i16 %b, i32 0
 473   %vb = shufflevector <8 x i16> %elt.head, <8 x i16> poison, <8 x i32> zeroinitializer
 474   %v = call <8 x i16> @llvm.vp.smin.v8i16(<8 x i16> %va, <8 x i16> %vb, <8 x i1> %m, i32 %evl)
 475   ret <8 x i16> %v
 476 }
 477
 478 define <8 x i16> @vmin_vx_v8i16_unmasked(<8 x i16> %va, i16 %b, i32 zeroext %evl) {
 479 ; CHECK-LABEL: vmin_vx_v8i16_unmasked:
 480 ; CHECK:       # %bb.0:
 481 ; CHECK-NEXT:    vsetvli zero, a1, e16, m1, ta, ma
 482 ; CHECK-NEXT:    vmin.vx v8, v8, a0
 483 ; CHECK-NEXT:    ret
 484   %elt.head = insertelement <8 x i16> poison, i16 %b, i32 0
 485   %vb = shufflevector <8 x i16> %elt.head, <8 x i16> poison, <8 x i32> zeroinitializer
 486   %v = call <8 x i16> @llvm.vp.smin.v8i16(<8 x i16> %va, <8 x i16> %vb, <8 x i1> splat (i1 true), i32 %evl)
 487   ret <8 x i16> %v
 488 }
 489
 490 declare <16 x i16> @llvm.vp.smin.v16i16(<16 x i16>, <16 x i16>, <16 x i1>, i32)
 491
 492 define <16 x i16> @vmin_vv_v16i16(<16 x i16> %va, <16 x i16> %b, <16 x i1> %m, i32 zeroext %evl) {
 493 ; CHECK-LABEL: vmin_vv_v16i16:
 494 ; CHECK:       # %bb.0:
 495 ; CHECK-NEXT:    vsetvli zero, a0, e16, m2, ta, ma
 496 ; CHECK-NEXT:    vmin.vv v8, v8, v10, v0.t
 497 ; CHECK-NEXT:    ret
 498   %v = call <16 x i16> @llvm.vp.smin.v16i16(<16 x i16> %va, <16 x i16> %b, <16 x i1> %m, i32 %evl)
 499   ret <16 x i16> %v
 500 }
 501
 502 define <16 x i16> @vmin_vv_v16i16_unmasked(<16 x i16> %va, <16 x i16> %b, i32 zeroext %evl) {
 503 ; CHECK-LABEL: vmin_vv_v16i16_unmasked:
 504 ; CHECK:       # %bb.0:
 505 ; CHECK-NEXT:    vsetvli zero, a0, e16, m2, ta, ma
 506 ; CHECK-NEXT:    vmin.vv v8, v8, v10
 507 ; CHECK-NEXT:    ret
 508   %v = call <16 x i16> @llvm.vp.smin.v16i16(<16 x i16> %va, <16 x i16> %b, <16 x i1> splat (i1 true), i32 %evl)
 509   ret <16 x i16> %v
 510 }
 511
 512 define <16 x i16> @vmin_vx_v16i16(<16 x i16> %va, i16 %b, <16 x i1> %m, i32 zeroext %evl) {
 513 ; CHECK-LABEL: vmin_vx_v16i16:
 514 ; CHECK:       # %bb.0:
 515 ; CHECK-NEXT:    vsetvli zero, a1, e16, m2, ta, ma
 516 ; CHECK-NEXT:    vmin.vx v8, v8, a0, v0.t
 517 ; CHECK-NEXT:    ret
 518   %elt.head = insertelement <16 x i16> poison, i16 %b, i32 0
 519   %vb = shufflevector <16 x i16> %elt.head, <16 x i16> poison, <16 x i32> zeroinitializer
 520   %v = call <16 x i16> @llvm.vp.smin.v16i16(<16 x i16> %va, <16 x i16> %vb, <16 x i1> %m, i32 %evl)
 521   ret <16 x i16> %v
 522 }
 523
 524 define <16 x i16> @vmin_vx_v16i16_unmasked(<16 x i16> %va, i16 %b, i32 zeroext %evl) {
 525 ; CHECK-LABEL: vmin_vx_v16i16_unmasked:
 526 ; CHECK:       # %bb.0:
 527 ; CHECK-NEXT:    vsetvli zero, a1, e16, m2, ta, ma
 528 ; CHECK-NEXT:    vmin.vx v8, v8, a0
 529 ; CHECK-NEXT:    ret
 530   %elt.head = insertelement <16 x i16> poison, i16 %b, i32 0
 531   %vb = shufflevector <16 x i16> %elt.head, <16 x i16> poison, <16 x i32> zeroinitializer
 532   %v = call <16 x i16> @llvm.vp.smin.v16i16(<16 x i16> %va, <16 x i16> %vb, <16 x i1> splat (i1 true), i32 %evl)
 533   ret <16 x i16> %v
 534 }
 535
 536 declare <2 x i32> @llvm.vp.smin.v2i32(<2 x i32>, <2 x i32>, <2 x i1>, i32)
 537
 538 define <2 x i32> @vmin_vv_v2i32(<2 x i32> %va, <2 x i32> %b, <2 x i1> %m, i32 zeroext %evl) {
 539 ; CHECK-LABEL: vmin_vv_v2i32:
 540 ; CHECK:       # %bb.0:
 541 ; CHECK-NEXT:    vsetvli zero, a0, e32, mf2, ta, ma
 542 ; CHECK-NEXT:    vmin.vv v8, v8, v9, v0.t
 543 ; CHECK-NEXT:    ret
 544   %v = call <2 x i32> @llvm.vp.smin.v2i32(<2 x i32> %va, <2 x i32> %b, <2 x i1> %m, i32 %evl)
 545   ret <2 x i32> %v
 546 }
 547
 548 define <2 x i32> @vmin_vv_v2i32_unmasked(<2 x i32> %va, <2 x i32> %b, i32 zeroext %evl) {
 549 ; CHECK-LABEL: vmin_vv_v2i32_unmasked:
 550 ; CHECK:       # %bb.0:
 551 ; CHECK-NEXT:    vsetvli zero, a0, e32, mf2, ta, ma
 552 ; CHECK-NEXT:    vmin.vv v8, v8, v9
 553 ; CHECK-NEXT:    ret
 554   %v = call <2 x i32> @llvm.vp.smin.v2i32(<2 x i32> %va, <2 x i32> %b, <2 x i1> splat (i1 true), i32 %evl)
 555   ret <2 x i32> %v
 556 }
 557
 558 define <2 x i32> @vmin_vx_v2i32(<2 x i32> %va, i32 %b, <2 x i1> %m, i32 zeroext %evl) {
 559 ; CHECK-LABEL: vmin_vx_v2i32:
 560 ; CHECK:       # %bb.0:
 561 ; CHECK-NEXT:    vsetvli zero, a1, e32, mf2, ta, ma
 562 ; CHECK-NEXT:    vmin.vx v8, v8, a0, v0.t
 563 ; CHECK-NEXT:    ret
 564   %elt.head = insertelement <2 x i32> poison, i32 %b, i32 0
 565   %vb = shufflevector <2 x i32> %elt.head, <2 x i32> poison, <2 x i32> zeroinitializer
 566   %v = call <2 x i32> @llvm.vp.smin.v2i32(<2 x i32> %va, <2 x i32> %vb, <2 x i1> %m, i32 %evl)
 567   ret <2 x i32> %v
 568 }
 569
 570 define <2 x i32> @vmin_vx_v2i32_unmasked(<2 x i32> %va, i32 %b, i32 zeroext %evl) {
 571 ; CHECK-LABEL: vmin_vx_v2i32_unmasked:
 572 ; CHECK:       # %bb.0:
 573 ; CHECK-NEXT:    vsetvli zero, a1, e32, mf2, ta, ma
 574 ; CHECK-NEXT:    vmin.vx v8, v8, a0
 575 ; CHECK-NEXT:    ret
 576   %elt.head = insertelement <2 x i32> poison, i32 %b, i32 0
 577   %vb = shufflevector <2 x i32> %elt.head, <2 x i32> poison, <2 x i32> zeroinitializer
 578   %v = call <2 x i32> @llvm.vp.smin.v2i32(<2 x i32> %va, <2 x i32> %vb, <2 x i1> splat (i1 true), i32 %evl)
 579   ret <2 x i32> %v
 580 }
 581
 582 declare <4 x i32> @llvm.vp.smin.v4i32(<4 x i32>, <4 x i32>, <4 x i1>, i32)
 583
 584 define <4 x i32> @vmin_vv_v4i32(<4 x i32> %va, <4 x i32> %b, <4 x i1> %m, i32 zeroext %evl) {
 585 ; CHECK-LABEL: vmin_vv_v4i32:
 586 ; CHECK:       # %bb.0:
 587 ; CHECK-NEXT:    vsetvli zero, a0, e32, m1, ta, ma
 588 ; CHECK-NEXT:    vmin.vv v8, v8, v9, v0.t
 589 ; CHECK-NEXT:    ret
 590   %v = call <4 x i32> @llvm.vp.smin.v4i32(<4 x i32> %va, <4 x i32> %b, <4 x i1> %m, i32 %evl)
 591   ret <4 x i32> %v
 592 }
 593
 594 define <4 x i32> @vmin_vv_v4i32_unmasked(<4 x i32> %va, <4 x i32> %b, i32 zeroext %evl) {
 595 ; CHECK-LABEL: vmin_vv_v4i32_unmasked:
 596 ; CHECK:       # %bb.0:
 597 ; CHECK-NEXT:    vsetvli zero, a0, e32, m1, ta, ma
 598 ; CHECK-NEXT:    vmin.vv v8, v8, v9
 599 ; CHECK-NEXT:    ret
 600   %v = call <4 x i32> @llvm.vp.smin.v4i32(<4 x i32> %va, <4 x i32> %b, <4 x i1> splat (i1 true), i32 %evl)
 601   ret <4 x i32> %v
 602 }
 603
 604 define <4 x i32> @vmin_vx_v4i32(<4 x i32> %va, i32 %b, <4 x i1> %m, i32 zeroext %evl) {
 605 ; CHECK-LABEL: vmin_vx_v4i32:
 606 ; CHECK:       # %bb.0:
 607 ; CHECK-NEXT:    vsetvli zero, a1, e32, m1, ta, ma
 608 ; CHECK-NEXT:    vmin.vx v8, v8, a0, v0.t
 609 ; CHECK-NEXT:    ret
 610   %elt.head = insertelement <4 x i32> poison, i32 %b, i32 0
 611   %vb = shufflevector <4 x i32> %elt.head, <4 x i32> poison, <4 x i32> zeroinitializer
 612   %v = call <4 x i32> @llvm.vp.smin.v4i32(<4 x i32> %va, <4 x i32> %vb, <4 x i1> %m, i32 %evl)
 613   ret <4 x i32> %v
 614 }
 615
 616 define <4 x i32> @vmin_vx_v4i32_unmasked(<4 x i32> %va, i32 %b, i32 zeroext %evl) {
 617 ; CHECK-LABEL: vmin_vx_v4i32_unmasked:
 618 ; CHECK:       # %bb.0:
 619 ; CHECK-NEXT:    vsetvli zero, a1, e32, m1, ta, ma
 620 ; CHECK-NEXT:    vmin.vx v8, v8, a0
 621 ; CHECK-NEXT:    ret
 622   %elt.head = insertelement <4 x i32> poison, i32 %b, i32 0
 623   %vb = shufflevector <4 x i32> %elt.head, <4 x i32> poison, <4 x i32> zeroinitializer
 624   %v = call <4 x i32> @llvm.vp.smin.v4i32(<4 x i32> %va, <4 x i32> %vb, <4 x i1> splat (i1 true), i32 %evl)
 625   ret <4 x i32> %v
 626 }
 627
 628 declare <8 x i32> @llvm.vp.smin.v8i32(<8 x i32>, <8 x i32>, <8 x i1>, i32)
 629
 630 define <8 x i32> @vmin_vv_v8i32(<8 x i32> %va, <8 x i32> %b, <8 x i1> %m, i32 zeroext %evl) {
 631 ; CHECK-LABEL: vmin_vv_v8i32:
 632 ; CHECK:       # %bb.0:
 633 ; CHECK-NEXT:    vsetvli zero, a0, e32, m2, ta, ma
 634 ; CHECK-NEXT:    vmin.vv v8, v8, v10, v0.t
 635 ; CHECK-NEXT:    ret
 636   %v = call <8 x i32> @llvm.vp.smin.v8i32(<8 x i32> %va, <8 x i32> %b, <8 x i1> %m, i32 %evl)
 637   ret <8 x i32> %v
 638 }
 639
 640 define <8 x i32> @vmin_vv_v8i32_unmasked(<8 x i32> %va, <8 x i32> %b, i32 zeroext %evl) {
 641 ; CHECK-LABEL: vmin_vv_v8i32_unmasked:
 642 ; CHECK:       # %bb.0:
 643 ; CHECK-NEXT:    vsetvli zero, a0, e32, m2, ta, ma
 644 ; CHECK-NEXT:    vmin.vv v8, v8, v10
 645 ; CHECK-NEXT:    ret
 646   %v = call <8 x i32> @llvm.vp.smin.v8i32(<8 x i32> %va, <8 x i32> %b, <8 x i1> splat (i1 true), i32 %evl)
 647   ret <8 x i32> %v
 648 }
 649
 650 define <8 x i32> @vmin_vx_v8i32(<8 x i32> %va, i32 %b, <8 x i1> %m, i32 zeroext %evl) {
 651 ; CHECK-LABEL: vmin_vx_v8i32:
 652 ; CHECK:       # %bb.0:
 653 ; CHECK-NEXT:    vsetvli zero, a1, e32, m2, ta, ma
 654 ; CHECK-NEXT:    vmin.vx v8, v8, a0, v0.t
 655 ; CHECK-NEXT:    ret
 656   %elt.head = insertelement <8 x i32> poison, i32 %b, i32 0
 657   %vb = shufflevector <8 x i32> %elt.head, <8 x i32> poison, <8 x i32> zeroinitializer
 658   %v = call <8 x i32> @llvm.vp.smin.v8i32(<8 x i32> %va, <8 x i32> %vb, <8 x i1> %m, i32 %evl)
 659   ret <8 x i32> %v
 660 }
 661
 662 define <8 x i32> @vmin_vx_v8i32_unmasked(<8 x i32> %va, i32 %b, i32 zeroext %evl) {
 663 ; CHECK-LABEL: vmin_vx_v8i32_unmasked:
 664 ; CHECK:       # %bb.0:
 665 ; CHECK-NEXT:    vsetvli zero, a1, e32, m2, ta, ma
 666 ; CHECK-NEXT:    vmin.vx v8, v8, a0
 667 ; CHECK-NEXT:    ret
 668   %elt.head = insertelement <8 x i32> poison, i32 %b, i32 0
 669   %vb = shufflevector <8 x i32> %elt.head, <8 x i32> poison, <8 x i32> zeroinitializer
 670   %v = call <8 x i32> @llvm.vp.smin.v8i32(<8 x i32> %va, <8 x i32> %vb, <8 x i1> splat (i1 true), i32 %evl)
 671   ret <8 x i32> %v
 672 }
 673
 674 declare <16 x i32> @llvm.vp.smin.v16i32(<16 x i32>, <16 x i32>, <16 x i1>, i32)
 675
 676 define <16 x i32> @vmin_vv_v16i32(<16 x i32> %va, <16 x i32> %b, <16 x i1> %m, i32 zeroext %evl) {
 677 ; CHECK-LABEL: vmin_vv_v16i32:
 678 ; CHECK:       # %bb.0:
 679 ; CHECK-NEXT:    vsetvli zero, a0, e32, m4, ta, ma
 680 ; CHECK-NEXT:    vmin.vv v8, v8, v12, v0.t
 681 ; CHECK-NEXT:    ret
 682   %v = call <16 x i32> @llvm.vp.smin.v16i32(<16 x i32> %va, <16 x i32> %b, <16 x i1> %m, i32 %evl)
 683   ret <16 x i32> %v
 684 }
 685
 686 define <16 x i32> @vmin_vv_v16i32_unmasked(<16 x i32> %va, <16 x i32> %b, i32 zeroext %evl) {
 687 ; CHECK-LABEL: vmin_vv_v16i32_unmasked:
 688 ; CHECK:       # %bb.0:
 689 ; CHECK-NEXT:    vsetvli zero, a0, e32, m4, ta, ma
 690 ; CHECK-NEXT:    vmin.vv v8, v8, v12
 691 ; CHECK-NEXT:    ret
 692   %v = call <16 x i32> @llvm.vp.smin.v16i32(<16 x i32> %va, <16 x i32> %b, <16 x i1> splat (i1 true), i32 %evl)
 693   ret <16 x i32> %v
 694 }
 695
 696 define <16 x i32> @vmin_vx_v16i32(<16 x i32> %va, i32 %b, <16 x i1> %m, i32 zeroext %evl) {
 697 ; CHECK-LABEL: vmin_vx_v16i32:
 698 ; CHECK:       # %bb.0:
 699 ; CHECK-NEXT:    vsetvli zero, a1, e32, m4, ta, ma
 700 ; CHECK-NEXT:    vmin.vx v8, v8, a0, v0.t
 701 ; CHECK-NEXT:    ret
 702   %elt.head = insertelement <16 x i32> poison, i32 %b, i32 0
 703   %vb = shufflevector <16 x i32> %elt.head, <16 x i32> poison, <16 x i32> zeroinitializer
 704   %v = call <16 x i32> @llvm.vp.smin.v16i32(<16 x i32> %va, <16 x i32> %vb, <16 x i1> %m, i32 %evl)
 705   ret <16 x i32> %v
 706 }
 707
 708 define <16 x i32> @vmin_vx_v16i32_unmasked(<16 x i32> %va, i32 %b, i32 zeroext %evl) {
 709 ; CHECK-LABEL: vmin_vx_v16i32_unmasked:
 710 ; CHECK:       # %bb.0:
 711 ; CHECK-NEXT:    vsetvli zero, a1, e32, m4, ta, ma
 712 ; CHECK-NEXT:    vmin.vx v8, v8, a0
 713 ; CHECK-NEXT:    ret
 714   %elt.head = insertelement <16 x i32> poison, i32 %b, i32 0
 715   %vb = shufflevector <16 x i32> %elt.head, <16 x i32> poison, <16 x i32> zeroinitializer
 716   %v = call <16 x i32> @llvm.vp.smin.v16i32(<16 x i32> %va, <16 x i32> %vb, <16 x i1> splat (i1 true), i32 %evl)
 717   ret <16 x i32> %v
 718 }
 719
 720 declare <2 x i64> @llvm.vp.smin.v2i64(<2 x i64>, <2 x i64>, <2 x i1>, i32)
 721
 722 define <2 x i64> @vmin_vv_v2i64(<2 x i64> %va, <2 x i64> %b, <2 x i1> %m, i32 zeroext %evl) {
 723 ; CHECK-LABEL: vmin_vv_v2i64:
 724 ; CHECK:       # %bb.0:
 725 ; CHECK-NEXT:    vsetvli zero, a0, e64, m1, ta, ma
 726 ; CHECK-NEXT:    vmin.vv v8, v8, v9, v0.t
 727 ; CHECK-NEXT:    ret
 728   %v = call <2 x i64> @llvm.vp.smin.v2i64(<2 x i64> %va, <2 x i64> %b, <2 x i1> %m, i32 %evl)
 729   ret <2 x i64> %v
 730 }
 731
 732 define <2 x i64> @vmin_vv_v2i64_unmasked(<2 x i64> %va, <2 x i64> %b, i32 zeroext %evl) {
 733 ; CHECK-LABEL: vmin_vv_v2i64_unmasked:
 734 ; CHECK:       # %bb.0:
 735 ; CHECK-NEXT:    vsetvli zero, a0, e64, m1, ta, ma
 736 ; CHECK-NEXT:    vmin.vv v8, v8, v9
 737 ; CHECK-NEXT:    ret
 738   %v = call <2 x i64> @llvm.vp.smin.v2i64(<2 x i64> %va, <2 x i64> %b, <2 x i1> splat (i1 true), i32 %evl)
 739   ret <2 x i64> %v
 740 }
 741
 742 define <2 x i64> @vmin_vx_v2i64(<2 x i64> %va, i64 %b, <2 x i1> %m, i32 zeroext %evl) {
 743 ; RV32-LABEL: vmin_vx_v2i64:
 744 ; RV32:       # %bb.0:
 745 ; RV32-NEXT:    addi sp, sp, -16
 746 ; RV32-NEXT:    .cfi_def_cfa_offset 16
 747 ; RV32-NEXT:    sw a0, 8(sp)
 748 ; RV32-NEXT:    sw a1, 12(sp)
 749 ; RV32-NEXT:    addi a0, sp, 8
 750 ; RV32-NEXT:    vsetivli zero, 2, e64, m1, ta, ma
 751 ; RV32-NEXT:    vlse64.v v9, (a0), zero
 752 ; RV32-NEXT:    vsetvli zero, a2, e64, m1, ta, ma
 753 ; RV32-NEXT:    vmin.vv v8, v8, v9, v0.t
 754 ; RV32-NEXT:    addi sp, sp, 16
 755 ; RV32-NEXT:    .cfi_def_cfa_offset 0
 756 ; RV32-NEXT:    ret
 757 ;
 758 ; RV64-LABEL: vmin_vx_v2i64:
 759 ; RV64:       # %bb.0:
 760 ; RV64-NEXT:    vsetvli zero, a1, e64, m1, ta, ma
 761 ; RV64-NEXT:    vmin.vx v8, v8, a0, v0.t
 762 ; RV64-NEXT:    ret
 763   %elt.head = insertelement <2 x i64> poison, i64 %b, i32 0
 764   %vb = shufflevector <2 x i64> %elt.head, <2 x i64> poison, <2 x i32> zeroinitializer
 765   %v = call <2 x i64> @llvm.vp.smin.v2i64(<2 x i64> %va, <2 x i64> %vb, <2 x i1> %m, i32 %evl)
 766   ret <2 x i64> %v
 767 }
 768
 769 define <2 x i64> @vmin_vx_v2i64_unmasked(<2 x i64> %va, i64 %b, i32 zeroext %evl) {
 770 ; RV32-LABEL: vmin_vx_v2i64_unmasked:
 771 ; RV32:       # %bb.0:
 772 ; RV32-NEXT:    addi sp, sp, -16
 773 ; RV32-NEXT:    .cfi_def_cfa_offset 16
 774 ; RV32-NEXT:    sw a0, 8(sp)
 775 ; RV32-NEXT:    sw a1, 12(sp)
 776 ; RV32-NEXT:    addi a0, sp, 8
 777 ; RV32-NEXT:    vsetivli zero, 2, e64, m1, ta, ma
 778 ; RV32-NEXT:    vlse64.v v9, (a0), zero
 779 ; RV32-NEXT:    vsetvli zero, a2, e64, m1, ta, ma
 780 ; RV32-NEXT:    vmin.vv v8, v8, v9
 781 ; RV32-NEXT:    addi sp, sp, 16
 782 ; RV32-NEXT:    .cfi_def_cfa_offset 0
 783 ; RV32-NEXT:    ret
 784 ;
 785 ; RV64-LABEL: vmin_vx_v2i64_unmasked:
 786 ; RV64:       # %bb.0:
 787 ; RV64-NEXT:    vsetvli zero, a1, e64, m1, ta, ma
 788 ; RV64-NEXT:    vmin.vx v8, v8, a0
 789 ; RV64-NEXT:    ret
 790   %elt.head = insertelement <2 x i64> poison, i64 %b, i32 0
 791   %vb = shufflevector <2 x i64> %elt.head, <2 x i64> poison, <2 x i32> zeroinitializer
 792   %v = call <2 x i64> @llvm.vp.smin.v2i64(<2 x i64> %va, <2 x i64> %vb, <2 x i1> splat (i1 true), i32 %evl)
 793   ret <2 x i64> %v
 794 }
 795
 796 declare <4 x i64> @llvm.vp.smin.v4i64(<4 x i64>, <4 x i64>, <4 x i1>, i32)
 797
 798 define <4 x i64> @vmin_vv_v4i64(<4 x i64> %va, <4 x i64> %b, <4 x i1> %m, i32 zeroext %evl) {
 799 ; CHECK-LABEL: vmin_vv_v4i64:
 800 ; CHECK:       # %bb.0:
 801 ; CHECK-NEXT:    vsetvli zero, a0, e64, m2, ta, ma
 802 ; CHECK-NEXT:    vmin.vv v8, v8, v10, v0.t
 803 ; CHECK-NEXT:    ret
 804   %v = call <4 x i64> @llvm.vp.smin.v4i64(<4 x i64> %va, <4 x i64> %b, <4 x i1> %m, i32 %evl)
 805   ret <4 x i64> %v
 806 }
 807
 808 define <4 x i64> @vmin_vv_v4i64_unmasked(<4 x i64> %va, <4 x i64> %b, i32 zeroext %evl) {
 809 ; CHECK-LABEL: vmin_vv_v4i64_unmasked:
 810 ; CHECK:       # %bb.0:
 811 ; CHECK-NEXT:    vsetvli zero, a0, e64, m2, ta, ma
 812 ; CHECK-NEXT:    vmin.vv v8, v8, v10
 813 ; CHECK-NEXT:    ret
 814   %v = call <4 x i64> @llvm.vp.smin.v4i64(<4 x i64> %va, <4 x i64> %b, <4 x i1> splat (i1 true), i32 %evl)
 815   ret <4 x i64> %v
 816 }
 817
 818 define <4 x i64> @vmin_vx_v4i64(<4 x i64> %va, i64 %b, <4 x i1> %m, i32 zeroext %evl) {
 819 ; RV32-LABEL: vmin_vx_v4i64:
 820 ; RV32:       # %bb.0:
 821 ; RV32-NEXT:    addi sp, sp, -16
 822 ; RV32-NEXT:    .cfi_def_cfa_offset 16
 823 ; RV32-NEXT:    sw a0, 8(sp)
 824 ; RV32-NEXT:    sw a1, 12(sp)
 825 ; RV32-NEXT:    addi a0, sp, 8
 826 ; RV32-NEXT:    vsetivli zero, 4, e64, m2, ta, ma
 827 ; RV32-NEXT:    vlse64.v v10, (a0), zero
 828 ; RV32-NEXT:    vsetvli zero, a2, e64, m2, ta, ma
 829 ; RV32-NEXT:    vmin.vv v8, v8, v10, v0.t
 830 ; RV32-NEXT:    addi sp, sp, 16
 831 ; RV32-NEXT:    .cfi_def_cfa_offset 0
 832 ; RV32-NEXT:    ret
 833 ;
 834 ; RV64-LABEL: vmin_vx_v4i64:
 835 ; RV64:       # %bb.0:
 836 ; RV64-NEXT:    vsetvli zero, a1, e64, m2, ta, ma
 837 ; RV64-NEXT:    vmin.vx v8, v8, a0, v0.t
 838 ; RV64-NEXT:    ret
 839   %elt.head = insertelement <4 x i64> poison, i64 %b, i32 0
 840   %vb = shufflevector <4 x i64> %elt.head, <4 x i64> poison, <4 x i32> zeroinitializer
 841   %v = call <4 x i64> @llvm.vp.smin.v4i64(<4 x i64> %va, <4 x i64> %vb, <4 x i1> %m, i32 %evl)
 842   ret <4 x i64> %v
 843 }
 844
 845 define <4 x i64> @vmin_vx_v4i64_unmasked(<4 x i64> %va, i64 %b, i32 zeroext %evl) {
 846 ; RV32-LABEL: vmin_vx_v4i64_unmasked:
 847 ; RV32:       # %bb.0:
 848 ; RV32-NEXT:    addi sp, sp, -16
 849 ; RV32-NEXT:    .cfi_def_cfa_offset 16
 850 ; RV32-NEXT:    sw a0, 8(sp)
 851 ; RV32-NEXT:    sw a1, 12(sp)
 852 ; RV32-NEXT:    addi a0, sp, 8
 853 ; RV32-NEXT:    vsetivli zero, 4, e64, m2, ta, ma
 854 ; RV32-NEXT:    vlse64.v v10, (a0), zero
 855 ; RV32-NEXT:    vsetvli zero, a2, e64, m2, ta, ma
 856 ; RV32-NEXT:    vmin.vv v8, v8, v10
 857 ; RV32-NEXT:    addi sp, sp, 16
 858 ; RV32-NEXT:    .cfi_def_cfa_offset 0
 859 ; RV32-NEXT:    ret
 860 ;
 861 ; RV64-LABEL: vmin_vx_v4i64_unmasked:
 862 ; RV64:       # %bb.0:
 863 ; RV64-NEXT:    vsetvli zero, a1, e64, m2, ta, ma
 864 ; RV64-NEXT:    vmin.vx v8, v8, a0
 865 ; RV64-NEXT:    ret
 866   %elt.head = insertelement <4 x i64> poison, i64 %b, i32 0
 867   %vb = shufflevector <4 x i64> %elt.head, <4 x i64> poison, <4 x i32> zeroinitializer
 868   %v = call <4 x i64> @llvm.vp.smin.v4i64(<4 x i64> %va, <4 x i64> %vb, <4 x i1> splat (i1 true), i32 %evl)
 869   ret <4 x i64> %v
 870 }
 871
 872 declare <8 x i64> @llvm.vp.smin.v8i64(<8 x i64>, <8 x i64>, <8 x i1>, i32)
 873
 874 define <8 x i64> @vmin_vv_v8i64(<8 x i64> %va, <8 x i64> %b, <8 x i1> %m, i32 zeroext %evl) {
 875 ; CHECK-LABEL: vmin_vv_v8i64:
 876 ; CHECK:       # %bb.0:
 877 ; CHECK-NEXT:    vsetvli zero, a0, e64, m4, ta, ma
 878 ; CHECK-NEXT:    vmin.vv v8, v8, v12, v0.t
 879 ; CHECK-NEXT:    ret
 880   %v = call <8 x i64> @llvm.vp.smin.v8i64(<8 x i64> %va, <8 x i64> %b, <8 x i1> %m, i32 %evl)
 881   ret <8 x i64> %v
 882 }
 883
 884 define <8 x i64> @vmin_vv_v8i64_unmasked(<8 x i64> %va, <8 x i64> %b, i32 zeroext %evl) {
 885 ; CHECK-LABEL: vmin_vv_v8i64_unmasked:
 886 ; CHECK:       # %bb.0:
 887 ; CHECK-NEXT:    vsetvli zero, a0, e64, m4, ta, ma
 888 ; CHECK-NEXT:    vmin.vv v8, v8, v12
 889 ; CHECK-NEXT:    ret
 890   %v = call <8 x i64> @llvm.vp.smin.v8i64(<8 x i64> %va, <8 x i64> %b, <8 x i1> splat (i1 true), i32 %evl)
 891   ret <8 x i64> %v
 892 }
 893
 894 define <8 x i64> @vmin_vx_v8i64(<8 x i64> %va, i64 %b, <8 x i1> %m, i32 zeroext %evl) {
 895 ; RV32-LABEL: vmin_vx_v8i64:
 896 ; RV32:       # %bb.0:
 897 ; RV32-NEXT:    addi sp, sp, -16
 898 ; RV32-NEXT:    .cfi_def_cfa_offset 16
 899 ; RV32-NEXT:    sw a0, 8(sp)
 900 ; RV32-NEXT:    sw a1, 12(sp)
 901 ; RV32-NEXT:    addi a0, sp, 8
 902 ; RV32-NEXT:    vsetivli zero, 8, e64, m4, ta, ma
 903 ; RV32-NEXT:    vlse64.v v12, (a0), zero
 904 ; RV32-NEXT:    vsetvli zero, a2, e64, m4, ta, ma
 905 ; RV32-NEXT:    vmin.vv v8, v8, v12, v0.t
 906 ; RV32-NEXT:    addi sp, sp, 16
 907 ; RV32-NEXT:    .cfi_def_cfa_offset 0
 908 ; RV32-NEXT:    ret
 909 ;
 910 ; RV64-LABEL: vmin_vx_v8i64:
 911 ; RV64:       # %bb.0:
 912 ; RV64-NEXT:    vsetvli zero, a1, e64, m4, ta, ma
 913 ; RV64-NEXT:    vmin.vx v8, v8, a0, v0.t
 914 ; RV64-NEXT:    ret
 915   %elt.head = insertelement <8 x i64> poison, i64 %b, i32 0
 916   %vb = shufflevector <8 x i64> %elt.head, <8 x i64> poison, <8 x i32> zeroinitializer
 917   %v = call <8 x i64> @llvm.vp.smin.v8i64(<8 x i64> %va, <8 x i64> %vb, <8 x i1> %m, i32 %evl)
 918   ret <8 x i64> %v
 919 }
 920
 921 define <8 x i64> @vmin_vx_v8i64_unmasked(<8 x i64> %va, i64 %b, i32 zeroext %evl) {
 922 ; RV32-LABEL: vmin_vx_v8i64_unmasked:
 923 ; RV32:       # %bb.0:
 924 ; RV32-NEXT:    addi sp, sp, -16
 925 ; RV32-NEXT:    .cfi_def_cfa_offset 16
 926 ; RV32-NEXT:    sw a0, 8(sp)
 927 ; RV32-NEXT:    sw a1, 12(sp)
 928 ; RV32-NEXT:    addi a0, sp, 8
 929 ; RV32-NEXT:    vsetivli zero, 8, e64, m4, ta, ma
 930 ; RV32-NEXT:    vlse64.v v12, (a0), zero
 931 ; RV32-NEXT:    vsetvli zero, a2, e64, m4, ta, ma
 932 ; RV32-NEXT:    vmin.vv v8, v8, v12
 933 ; RV32-NEXT:    addi sp, sp, 16
 934 ; RV32-NEXT:    .cfi_def_cfa_offset 0
 935 ; RV32-NEXT:    ret
 936 ;
 937 ; RV64-LABEL: vmin_vx_v8i64_unmasked:
 938 ; RV64:       # %bb.0:
 939 ; RV64-NEXT:    vsetvli zero, a1, e64, m4, ta, ma
 940 ; RV64-NEXT:    vmin.vx v8, v8, a0
 941 ; RV64-NEXT:    ret
 942   %elt.head = insertelement <8 x i64> poison, i64 %b, i32 0
 943   %vb = shufflevector <8 x i64> %elt.head, <8 x i64> poison, <8 x i32> zeroinitializer
 944   %v = call <8 x i64> @llvm.vp.smin.v8i64(<8 x i64> %va, <8 x i64> %vb, <8 x i1> splat (i1 true), i32 %evl)
 945   ret <8 x i64> %v
 946 }
 947
 948 declare <16 x i64> @llvm.vp.smin.v16i64(<16 x i64>, <16 x i64>, <16 x i1>, i32)
 949
 950 define <16 x i64> @vmin_vv_v16i64(<16 x i64> %va, <16 x i64> %b, <16 x i1> %m, i32 zeroext %evl) {
 951 ; CHECK-LABEL: vmin_vv_v16i64:
 952 ; CHECK:       # %bb.0:
 953 ; CHECK-NEXT:    vsetvli zero, a0, e64, m8, ta, ma
 954 ; CHECK-NEXT:    vmin.vv v8, v8, v16, v0.t
 955 ; CHECK-NEXT:    ret
 956   %v = call <16 x i64> @llvm.vp.smin.v16i64(<16 x i64> %va, <16 x i64> %b, <16 x i1> %m, i32 %evl)
 957   ret <16 x i64> %v
 958 }
 959
 960 define <16 x i64> @vmin_vv_v16i64_unmasked(<16 x i64> %va, <16 x i64> %b, i32 zeroext %evl) {
 961 ; CHECK-LABEL: vmin_vv_v16i64_unmasked:
 962 ; CHECK:       # %bb.0:
 963 ; CHECK-NEXT:    vsetvli zero, a0, e64, m8, ta, ma
 964 ; CHECK-NEXT:    vmin.vv v8, v8, v16
 965 ; CHECK-NEXT:    ret
 966   %v = call <16 x i64> @llvm.vp.smin.v16i64(<16 x i64> %va, <16 x i64> %b, <16 x i1> splat (i1 true), i32 %evl)
 967   ret <16 x i64> %v
 968 }
 969
 970 define <16 x i64> @vmin_vx_v16i64(<16 x i64> %va, i64 %b, <16 x i1> %m, i32 zeroext %evl) {
 971 ; RV32-LABEL: vmin_vx_v16i64:
 972 ; RV32:       # %bb.0:
 973 ; RV32-NEXT:    addi sp, sp, -16
 974 ; RV32-NEXT:    .cfi_def_cfa_offset 16
 975 ; RV32-NEXT:    sw a0, 8(sp)
 976 ; RV32-NEXT:    sw a1, 12(sp)
 977 ; RV32-NEXT:    addi a0, sp, 8
 978 ; RV32-NEXT:    vsetivli zero, 16, e64, m8, ta, ma
 979 ; RV32-NEXT:    vlse64.v v16, (a0), zero
 980 ; RV32-NEXT:    vsetvli zero, a2, e64, m8, ta, ma
 981 ; RV32-NEXT:    vmin.vv v8, v8, v16, v0.t
 982 ; RV32-NEXT:    addi sp, sp, 16
 983 ; RV32-NEXT:    .cfi_def_cfa_offset 0
 984 ; RV32-NEXT:    ret
 985 ;
 986 ; RV64-LABEL: vmin_vx_v16i64:
 987 ; RV64:       # %bb.0:
 988 ; RV64-NEXT:    vsetvli zero, a1, e64, m8, ta, ma
 989 ; RV64-NEXT:    vmin.vx v8, v8, a0, v0.t
 990 ; RV64-NEXT:    ret
 991   %elt.head = insertelement <16 x i64> poison, i64 %b, i32 0
 992   %vb = shufflevector <16 x i64> %elt.head, <16 x i64> poison, <16 x i32> zeroinitializer
 993   %v = call <16 x i64> @llvm.vp.smin.v16i64(<16 x i64> %va, <16 x i64> %vb, <16 x i1> %m, i32 %evl)
 994   ret <16 x i64> %v
 995 }
 996
 997 define <16 x i64> @vmin_vx_v16i64_unmasked(<16 x i64> %va, i64 %b, i32 zeroext %evl) {
 998 ; RV32-LABEL: vmin_vx_v16i64_unmasked:
 999 ; RV32:       # %bb.0:
1000 ; RV32-NEXT:    addi sp, sp, -16
1001 ; RV32-NEXT:    .cfi_def_cfa_offset 16
1002 ; RV32-NEXT:    sw a0, 8(sp)
1003 ; RV32-NEXT:    sw a1, 12(sp)
1004 ; RV32-NEXT:    addi a0, sp, 8
1005 ; RV32-NEXT:    vsetivli zero, 16, e64, m8, ta, ma
1006 ; RV32-NEXT:    vlse64.v v16, (a0), zero
1007 ; RV32-NEXT:    vsetvli zero, a2, e64, m8, ta, ma
1008 ; RV32-NEXT:    vmin.vv v8, v8, v16
1009 ; RV32-NEXT:    addi sp, sp, 16
1010 ; RV32-NEXT:    .cfi_def_cfa_offset 0
1011 ; RV32-NEXT:    ret
1012 ;
1013 ; RV64-LABEL: vmin_vx_v16i64_unmasked:
1014 ; RV64:       # %bb.0:
1015 ; RV64-NEXT:    vsetvli zero, a1, e64, m8, ta, ma
1016 ; RV64-NEXT:    vmin.vx v8, v8, a0
1017 ; RV64-NEXT:    ret
1018   %elt.head = insertelement <16 x i64> poison, i64 %b, i32 0
1019   %vb = shufflevector <16 x i64> %elt.head, <16 x i64> poison, <16 x i32> zeroinitializer
1020   %v = call <16 x i64> @llvm.vp.smin.v16i64(<16 x i64> %va, <16 x i64> %vb, <16 x i1> splat (i1 true), i32 %evl)
1021   ret <16 x i64> %v
1022 }
1023
1024 ; Test that split-legalization works as expected.
1025
1026 declare <32 x i64> @llvm.vp.smin.v32i64(<32 x i64>, <32 x i64>, <32 x i1>, i32)
1027
1028 define <32 x i64> @vmin_vx_v32i64(<32 x i64> %va, <32 x i1> %m, i32 zeroext %evl) {
1029 ; CHECK-LABEL: vmin_vx_v32i64:
1030 ; CHECK:       # %bb.0:
1031 ; CHECK-NEXT:    li a2, 16
1032 ; CHECK-NEXT:    vsetivli zero, 2, e8, mf4, ta, ma
1033 ; CHECK-NEXT:    vslidedown.vi v24, v0, 2
1034 ; CHECK-NEXT:    mv a1, a0
1035 ; CHECK-NEXT:    bltu a0, a2, .LBB74_2
1036 ; CHECK-NEXT:  # %bb.1:
1037 ; CHECK-NEXT:    li a1, 16
1038 ; CHECK-NEXT:  .LBB74_2:
1039 ; CHECK-NEXT:    li a2, -1
1040 ; CHECK-NEXT:    vsetvli zero, a1, e64, m8, ta, ma
1041 ; CHECK-NEXT:    vmin.vx v8, v8, a2, v0.t
1042 ; CHECK-NEXT:    addi a1, a0, -16
1043 ; CHECK-NEXT:    sltu a0, a0, a1
1044 ; CHECK-NEXT:    addi a0, a0, -1
1045 ; CHECK-NEXT:    and a0, a0, a1
1046 ; CHECK-NEXT:    vmv1r.v v0, v24
1047 ; CHECK-NEXT:    vsetvli zero, a0, e64, m8, ta, ma
1048 ; CHECK-NEXT:    vmin.vx v16, v16, a2, v0.t
1049 ; CHECK-NEXT:    ret
1050   %v = call <32 x i64> @llvm.vp.smin.v32i64(<32 x i64> %va, <32 x i64> splat (i64 -1), <32 x i1> %m, i32 %evl)
1051   ret <32 x i64> %v
1052 }