llvm/test/CodeGen/RISCV/rvv/regalloc-fast-crash.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc -mtriple=riscv32 -mattr=+v,+m \
   3 ; RUN:     -regalloc=fast -verify-machineinstrs < %s | FileCheck %s
   4
   5 ; This test previously crashed with an error "ran out of registers during register allocation"
   6
   7 declare void @llvm.riscv.vsseg2.mask.triscv.vector.tuple_nxv32i8_2t(target("riscv.vector.tuple", <vscale x 32 x i8>, 2), ptr, <vscale x 16 x i1>, i32, i32)
   8
   9 define void @test_vsseg2_mask_nxv16i16(target("riscv.vector.tuple", <vscale x 32 x i8>, 2) %val, ptr %base, <vscale x 16 x i1> %mask, i32 %vl) {
  10 ; CHECK-LABEL: test_vsseg2_mask_nxv16i16:
  11 ; CHECK:       # %bb.0: # %entry
  12 ; CHECK-NEXT:    vsetvli zero, a1, e16, m4, ta, ma
  13 ; CHECK-NEXT:    vsseg2e16.v v8, (a0), v0.t
  14 ; CHECK-NEXT:    ret
  15 entry:
  16   tail call void @llvm.riscv.vsseg2.mask.triscv.vector.tuple_nxv32i8_2t(target("riscv.vector.tuple", <vscale x 32 x i8>, 2) %val, ptr %base, <vscale x 16 x i1> %mask, i32 %vl, i32 4)
  17   ret void
  18 }