[RISCV] Match vcompress during shuffle lowering (#117748)
[llvm-project.git] / llvm / test / CodeGen / SPIRV / transcoding / OpVectorInsertDynamic_i16.ll
blob37ab201b81a7202540baeb4f486c89b61aa25f35
1 ; RUN: llc -verify-machineinstrs -O0 -mtriple=spirv64-unknown-unknown %s -o - | FileCheck %s
2 ; RUN: %if spirv-tools %{ llc -O0 -mtriple=spirv64-unknown-unknown %s -o - -filetype=obj | spirv-val %}
4 ; RUN: llc -verify-machineinstrs -O0 -mtriple=spirv32-unknown-unknown %s -o - | FileCheck %s
5 ; RUN: %if spirv-tools %{ llc -O0 -mtriple=spirv32-unknown-unknown %s -o - -filetype=obj | spirv-val %}
7 ; CHECK:     OpName %[[#v:]] "v"
8 ; CHECK:     OpName %[[#index:]] "index"
9 ; CHECK:     OpName %[[#res:]] "res"
10 ; CHECK-DAG: %[[#int16:]] = OpTypeInt 16
11 ; CHECK-DAG: %[[#int32:]] = OpTypeInt 32
12 ; CHECK-DAG: %[[#int16_2:]] = OpTypeVector %[[#int16]] 2
13 ; CHECK-DAG: %[[#undef:]] = OpUndef %[[#int16_2]]
14 ; CHECK-DAG: %[[#const1:]] = OpConstant %[[#int16]] 4
15 ; CHECK-DAG: %[[#const2:]] = OpConstant %[[#int16]] 8
16 ; CHECK-NOT: %[[#idx1:]] = OpConstant %[[#int32]] 0
17 ; CHECK-NOT: %[[#idx2:]] = OpConstant %[[#int32]] 1
18 ; CHECK:     %[[#vec1:]] = OpCompositeInsert %[[#int16_2]] %[[#const1]] %[[#undef]] 0
19 ; CHECK:     %[[#vec2:]] = OpCompositeInsert %[[#int16_2]] %[[#const2]] %[[#vec1]] 1
20 ; CHECK:     %[[#res]] = OpVectorInsertDynamic %[[#int16_2]] %[[#vec2]] %[[#v]] %[[#index]]
22 define spir_kernel void @test(<2 x i16>* nocapture %out, i16 %v, i32 %index) {
23 entry:
24   %vec1 = insertelement <2 x i16> undef, i16 4, i32 0
25   %vec2 = insertelement <2 x i16> %vec1, i16 8, i32 1
26   %res = insertelement <2 x i16> %vec2, i16 %v, i32 %index
27   store <2 x i16> %res, <2 x i16>* %out, align 4
28   ret void