llvm/test/CodeGen/Thumb2/mve-intrinsics/vabdq.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc -mtriple=thumbv8.1m.main -mattr=+mve.fp -verify-machineinstrs -o - %s | FileCheck %s
   3
   4 define arm_aapcs_vfpcc <16 x i8> @test_vabdq_s8(<16 x i8> %a, <16 x i8> %b) local_unnamed_addr #0 {
   5 ; CHECK-LABEL: test_vabdq_s8:
   6 ; CHECK:       @ %bb.0: @ %entry
   7 ; CHECK-NEXT:    vabd.s8 q0, q0, q1
   8 ; CHECK-NEXT:    bx lr
   9 entry:
  10   %0 = tail call <16 x i8> @llvm.arm.mve.vabd.v16i8(<16 x i8> %a, <16 x i8> %b, i32 0)
  11   ret <16 x i8> %0
  12 }
  13
  14 declare <16 x i8> @llvm.arm.mve.vabd.v16i8(<16 x i8>, <16 x i8>, i32) #1
  15
  16 define arm_aapcs_vfpcc <4 x i32> @test_vabdq_u32(<4 x i32> %a, <4 x i32> %b) local_unnamed_addr #0 {
  17 ; CHECK-LABEL: test_vabdq_u32:
  18 ; CHECK:       @ %bb.0: @ %entry
  19 ; CHECK-NEXT:    vabd.u32 q0, q0, q1
  20 ; CHECK-NEXT:    bx lr
  21 entry:
  22   %0 = tail call <4 x i32> @llvm.arm.mve.vabd.v4i32(<4 x i32> %a, <4 x i32> %b, i32 1)
  23   ret <4 x i32> %0
  24 }
  25
  26 declare <4 x i32> @llvm.arm.mve.vabd.v4i32(<4 x i32>, <4 x i32>, i32) #1
  27
  28 define arm_aapcs_vfpcc <8 x half> @test_vabdq_f32(<8 x half> %a, <8 x half> %b) local_unnamed_addr #0 {
  29 ; CHECK-LABEL: test_vabdq_f32:
  30 ; CHECK:       @ %bb.0: @ %entry
  31 ; CHECK-NEXT:    vabd.f16 q0, q0, q1
  32 ; CHECK-NEXT:    bx lr
  33 entry:
  34   %0 = tail call <8 x half> @llvm.arm.mve.vabd.v8f16(<8 x half> %a, <8 x half> %b, i32 0)
  35   ret <8 x half> %0
  36 }
  37
  38 declare <8 x half> @llvm.arm.mve.vabd.v8f16(<8 x half>, <8 x half>, i32) #1
  39
  40 define arm_aapcs_vfpcc <8 x i16> @test_vabdq_m_u16(<8 x i16> %inactive, <8 x i16> %a, <8 x i16> %b, i16 zeroext %p) local_unnamed_addr #0 {
  41 ; CHECK-LABEL: test_vabdq_m_u16:
  42 ; CHECK:       @ %bb.0: @ %entry
  43 ; CHECK-NEXT:    vmsr p0, r0
  44 ; CHECK-NEXT:    vpst
  45 ; CHECK-NEXT:    vabdt.u16 q0, q1, q2
  46 ; CHECK-NEXT:    bx lr
  47 entry:
  48   %0 = zext i16 %p to i32
  49   %1 = tail call <8 x i1> @llvm.arm.mve.pred.i2v.v8i1(i32 %0)
  50   %2 = tail call <8 x i16> @llvm.arm.mve.abd.predicated.v8i16.v8i1(<8 x i16> %a, <8 x i16> %b, i32 1, <8 x i1> %1, <8 x i16> %inactive)
  51   ret <8 x i16> %2
  52 }
  53
  54 declare <8 x i1> @llvm.arm.mve.pred.i2v.v8i1(i32) #1
  55
  56 declare <8 x i16> @llvm.arm.mve.abd.predicated.v8i16.v8i1(<8 x i16>, <8 x i16>, i32, <8 x i1>, <8 x i16>) #1
  57
  58 define arm_aapcs_vfpcc <16 x i8> @test_vabdq_m_s8(<16 x i8> %inactive, <16 x i8> %a, <16 x i8> %b, i16 zeroext %p) local_unnamed_addr #0 {
  59 ; CHECK-LABEL: test_vabdq_m_s8:
  60 ; CHECK:       @ %bb.0: @ %entry
  61 ; CHECK-NEXT:    vmsr p0, r0
  62 ; CHECK-NEXT:    vpst
  63 ; CHECK-NEXT:    vabdt.s8 q0, q1, q2
  64 ; CHECK-NEXT:    bx lr
  65 entry:
  66   %0 = zext i16 %p to i32
  67   %1 = tail call <16 x i1> @llvm.arm.mve.pred.i2v.v16i1(i32 %0)
  68   %2 = tail call <16 x i8> @llvm.arm.mve.abd.predicated.v16i8.v16i1(<16 x i8> %a, <16 x i8> %b, i32 0, <16 x i1> %1, <16 x i8> %inactive)
  69   ret <16 x i8> %2
  70 }
  71
  72 declare <16 x i1> @llvm.arm.mve.pred.i2v.v16i1(i32) #1
  73
  74 declare <16 x i8> @llvm.arm.mve.abd.predicated.v16i8.v16i1(<16 x i8>, <16 x i8>, i32, <16 x i1>, <16 x i8>) #1
  75
  76 define arm_aapcs_vfpcc <4 x float> @test_vabdq_m_f32(<4 x float> %inactive, <4 x float> %a, <4 x float> %b, i16 zeroext %p) local_unnamed_addr #0 {
  77 ; CHECK-LABEL: test_vabdq_m_f32:
  78 ; CHECK:       @ %bb.0: @ %entry
  79 ; CHECK-NEXT:    vmsr p0, r0
  80 ; CHECK-NEXT:    vpst
  81 ; CHECK-NEXT:    vabdt.f32 q0, q1, q2
  82 ; CHECK-NEXT:    bx lr
  83 entry:
  84   %0 = zext i16 %p to i32
  85   %1 = tail call <4 x i1> @llvm.arm.mve.pred.i2v.v4i1(i32 %0)
  86   %2 = tail call <4 x float> @llvm.arm.mve.abd.predicated.v4f32.v4i1(<4 x float> %a, <4 x float> %b, i32 0, <4 x i1> %1, <4 x float> %inactive)
  87   ret <4 x float> %2
  88 }
  89
  90 declare <4 x i1> @llvm.arm.mve.pred.i2v.v4i1(i32) #1
  91
  92 declare <4 x float> @llvm.arm.mve.abd.predicated.v4f32.v4i1(<4 x float>, <4 x float>, i32, <4 x i1>, <4 x float>) #1
  93
  94 define arm_aapcs_vfpcc <8 x i16> @test_vabdq_x_u16(<8 x i16> %a, <8 x i16> %b, i16 zeroext %p) local_unnamed_addr #0 {
  95 ; CHECK-LABEL: test_vabdq_x_u16:
  96 ; CHECK:       @ %bb.0: @ %entry
  97 ; CHECK-NEXT:    vmsr p0, r0
  98 ; CHECK-NEXT:    vpst
  99 ; CHECK-NEXT:    vabdt.u16 q0, q0, q1
 100 ; CHECK-NEXT:    bx lr
 101 entry:
 102   %0 = zext i16 %p to i32
 103   %1 = tail call <8 x i1> @llvm.arm.mve.pred.i2v.v8i1(i32 %0)
 104   %2 = tail call <8 x i16> @llvm.arm.mve.abd.predicated.v8i16.v8i1(<8 x i16> %a, <8 x i16> %b, i32 1, <8 x i1> %1, <8 x i16> undef)
 105   ret <8 x i16> %2
 106 }
 107
 108 define arm_aapcs_vfpcc <4 x i32> @test_vabdq_x_u32(<4 x i32> %a, <4 x i32> %b, i16 zeroext %p) local_unnamed_addr #0 {
 109 ; CHECK-LABEL: test_vabdq_x_u32:
 110 ; CHECK:       @ %bb.0: @ %entry
 111 ; CHECK-NEXT:    vmsr p0, r0
 112 ; CHECK-NEXT:    vpst
 113 ; CHECK-NEXT:    vabdt.u32 q0, q0, q1
 114 ; CHECK-NEXT:    bx lr
 115 entry:
 116   %0 = zext i16 %p to i32
 117   %1 = tail call <4 x i1> @llvm.arm.mve.pred.i2v.v4i1(i32 %0)
 118   %2 = tail call <4 x i32> @llvm.arm.mve.abd.predicated.v4i32.v4i1(<4 x i32> %a, <4 x i32> %b, i32 1, <4 x i1> %1, <4 x i32> undef)
 119   ret <4 x i32> %2
 120 }
 121
 122 declare <4 x i32> @llvm.arm.mve.abd.predicated.v4i32.v4i1(<4 x i32>, <4 x i32>, i32, <4 x i1>, <4 x i32>) #1
 123
 124 define arm_aapcs_vfpcc <8 x half> @test_vabdq_x_f16(<8 x half> %a, <8 x half> %b, i16 zeroext %p) local_unnamed_addr #0 {
 125 ; CHECK-LABEL: test_vabdq_x_f16:
 126 ; CHECK:       @ %bb.0: @ %entry
 127 ; CHECK-NEXT:    vmsr p0, r0
 128 ; CHECK-NEXT:    vpst
 129 ; CHECK-NEXT:    vabdt.f16 q0, q0, q1
 130 ; CHECK-NEXT:    bx lr
 131 entry:
 132   %0 = zext i16 %p to i32
 133   %1 = tail call <8 x i1> @llvm.arm.mve.pred.i2v.v8i1(i32 %0)
 134   %2 = tail call <8 x half> @llvm.arm.mve.abd.predicated.v8f16.v8i1(<8 x half> %a, <8 x half> %b, i32 0, <8 x i1> %1, <8 x half> undef)
 135   ret <8 x half> %2
 136 }
 137
 138 declare <8 x half> @llvm.arm.mve.abd.predicated.v8f16.v8i1(<8 x half>, <8 x half>, i32, <8 x i1>, <8 x half>) #1
 139