llvm/test/CodeGen/Thumb2/peephole-addsub.mir

   1 # NOTE: Assertions have been autogenerated by utils/update_mir_test_checks.py
   2 # RUN: llc -run-pass=peephole-opt -verify-machineinstrs -o - %s | FileCheck %s
   3 --- |
   4   target datalayout = "e-m:e-p:32:32-i64:64-v128:64:128-a:0:32-n32-S64"
   5   target triple = "thumbv7-none-eabi"
   6
   7   define i32 @test(i32 %a, i32 %b) {
   8     unreachable
   9   }
  10
  11 ...
  12 ---
  13 name:            test
  14 tracksRegLiveness: true
  15 liveins:
  16   - { reg: '$r0', virtual-reg: '%0' }
  17   - { reg: '$r1', virtual-reg: '%1' }
  18 body:             |
  19   bb.0 (%ir-block.0):
  20     liveins: $r0, $r1
  21
  22     ; CHECK-LABEL: name: test
  23     ; CHECK: liveins: $r0, $r1
  24     ; CHECK: [[COPY:%[0-9]+]]:rgpr = COPY $r1
  25     ; CHECK: [[COPY1:%[0-9]+]]:rgpr = COPY $r0
  26     ; CHECK: [[t2MOVi:%[0-9]+]]:rgpr = t2MOVi 1, 14 /* CC::al */, $noreg, $noreg
  27     ; CHECK: [[t2ADDrr:%[0-9]+]]:gprnopc = t2ADDrr [[COPY1]], [[COPY]], 14 /* CC::al */, $noreg, $noreg
  28     ; CHECK: [[t2SUBri:%[0-9]+]]:rgpr = t2SUBri [[t2ADDrr]], 0, 14 /* CC::al */, $noreg, def $cpsr
  29     ; CHECK: [[t2MOVCCi:%[0-9]+]]:rgpr = t2MOVCCi [[t2MOVi]], 0, 7 /* CC::vc */, $cpsr
  30     ; CHECK: $r0 = COPY [[t2MOVCCi]]
  31     ; CHECK: tBX_RET 14 /* CC::al */, $noreg, implicit $r0
  32     %1:rgpr = COPY $r1
  33     %0:rgpr = COPY $r0
  34     %2:rgpr = t2MOVi 1, 14, $noreg, $noreg
  35     %3:gprnopc = t2ADDrr %0, %1, 14, $noreg, $noreg
  36     %4:rgpr = t2SUBri %3, 0, 14, $noreg, def dead $cpsr
  37     t2CMPri killed %3, 0, 14, $noreg, implicit-def $cpsr
  38     %5:rgpr = t2MOVCCi %2, 0, 7, $cpsr
  39     $r0 = COPY %5
  40     tBX_RET 14, $noreg, implicit $r0
  41
  42 ...