[ELF] Reorder SectionBase/InputSectionBase members
[llvm-project.git] / llvm / test / CodeGen / Thumb2 / thumb2-tst2.ll
blob5bde8086c44e8ab2c602d28886d7cdb7d75f05ec
1 ; RUN: llc -mtriple=thumb-eabi -mcpu=arm1156t2-s -mattr=+thumb2 %s -o - | FileCheck %s
3 ; These tests would be improved by 'movs r0, #0' being rematerialized below the
4 ; tst as 'mov.w r0, #0'.
6 define i32 @f2(i32 %a, i32 %b) {
7 ; CHECK-LABEL: f2:
8 ; CHECK: tst {{.*}}, r1
9     %tmp = and i32 %a, %b
10     %tmp1 = icmp eq i32 %tmp, 0
11     %ret = select i1 %tmp1, i32 42, i32 24
12     ret i32 %ret
15 define i32 @f4(i32 %a, i32 %b) {
16 ; CHECK-LABEL: f4:
17 ; CHECK: tst {{.*}}, r1
18     %tmp = and i32 %a, %b
19     %tmp1 = icmp eq i32 0, %tmp
20     %ret = select i1 %tmp1, i32 42, i32 24
21     ret i32 %ret
24 define i32 @f6(i32 %a, i32 %b) {
25 ; CHECK-LABEL: f6:
26 ; CHECK: tst.w {{.*}}, r1, lsl #5
27     %tmp = shl i32 %b, 5
28     %tmp1 = and i32 %a, %tmp
29     %tmp2 = icmp eq i32 %tmp1, 0
30     %ret = select i1 %tmp2, i32 42, i32 24
31     ret i32 %ret
34 define i32 @f7(i32 %a, i32 %b) {
35 ; CHECK-LABEL: f7:
36 ; CHECK: tst.w {{.*}}, r1, lsr #6
37     %tmp = lshr i32 %b, 6
38     %tmp1 = and i32 %a, %tmp
39     %tmp2 = icmp eq i32 %tmp1, 0
40     %ret = select i1 %tmp2, i32 42, i32 24
41     ret i32 %ret
44 define i32 @f8(i32 %a, i32 %b) {
45 ; CHECK-LABEL: f8:
46 ; CHECK: tst.w {{.*}}, r1, asr #7
47     %tmp = ashr i32 %b, 7
48     %tmp1 = and i32 %a, %tmp
49     %tmp2 = icmp eq i32 %tmp1, 0
50     %ret = select i1 %tmp2, i32 42, i32 24
51     ret i32 %ret
54 define i32 @f9(i32 %a, i32 %b) {
55 ; CHECK-LABEL: f9:
56 ; CHECK: tst.w {{.*}}, {{.*}}, ror #8
57     %l8 = shl i32 %a, 24
58     %r8 = lshr i32 %a, 8
59     %tmp = or i32 %l8, %r8
60     %tmp1 = and i32 %a, %tmp
61     %tmp2 = icmp eq i32 %tmp1, 0
62     %ret = select i1 %tmp2, i32 42, i32 24
63     ret i32 %ret