[RISCV] Add shrinkwrap test cases showing gaps in current impl
[llvm-project.git] / llvm / test / CodeGen / X86 / 2006-08-21-ExtraMovInst.ll
blobf3bdf561a945699897170b672a7fdf24c958e1b6
1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
2 ; RUN: llc < %s -mtriple=i686-- -mcpu=i386 | FileCheck %s
4 define i32 @foo(i32 %t, i32 %C) {
5 ; CHECK-LABEL: foo:
6 ; CHECK:       # %bb.0: # %entry
7 ; CHECK-NEXT:    movl {{[0-9]+}}(%esp), %ecx
8 ; CHECK-NEXT:    movl {{[0-9]+}}(%esp), %eax
9 ; CHECK-NEXT:    decl %eax
10 ; CHECK-NEXT:    .p2align 4
11 ; CHECK-NEXT:  .LBB0_1: # %cond_true
12 ; CHECK-NEXT:    # =>This Inner Loop Header: Depth=1
13 ; CHECK-NEXT:    incl %eax
14 ; CHECK-NEXT:    cmpl $40, %ecx
15 ; CHECK-NEXT:    jl .LBB0_1
16 ; CHECK-NEXT:  # %bb.2: # %bb12
17 ; CHECK-NEXT:    retl
18 entry:
19         br label %cond_true
21 cond_true:              ; preds = %cond_true, %entry
22         %t_addr.0.0 = phi i32 [ %t, %entry ], [ %tmp7, %cond_true ]             ; <i32> [#uses=2]
23         %tmp7 = add i32 %t_addr.0.0, 1          ; <i32> [#uses=1]
24         %tmp = icmp sgt i32 %C, 39              ; <i1> [#uses=1]
25         br i1 %tmp, label %bb12, label %cond_true
27 bb12:           ; preds = %cond_true
28         ret i32 %t_addr.0.0